10nm以下の極短チャンネルを目指す2次元（2D）材料のトランジスタ：福田昭のデバイス通信（317） imecが語る3nm以降のCMOS技術（20）（2/2 ページ）

今回は、2次元材料の特長と、集積回路の実現に向けた課題について紹介する。

[福田昭，EE Times Japan]

層状の遷移金属ダイカルコゲナイドをチャンネルに使う

　MOSFETでは、チャンネルを短くするとしきい電圧が低下するという「短チャンネル効果」が微細化を阻害する。対策としてはチャンネルを薄くすることが考えられる。ただしシリコン（Si）のチャンネルはあまり薄くするとキャリアの移動度が下がる恐れがある。

　2次元材料は単原子層と薄い。このため原理的には短チャンネル効果が起きにくい。またキャリアが2次元方向にしか流れないので、移動度がシリコン（ある程度の厚みがある状態）と同等以上であることが期待できる。

　2次元材料でも当然ながら、半導体がトランジスタのチャンネルに使われる。前回で述べたように、遷移金属（Transition Metal）とカルコゲナイド（Chalcogenide）の化合物「遷移金属ダイカルコゲナイド（TMD）」が2次元の半導体材料であり、チャンネル材料の有力な候補でもある。具体的には「二流化タングステン（WS₂）」や「二流化モリブデン（MoS₂）」などが研究対象となっており、実際にトランジスタを試作して特性が評価されている。

試作した2次元（2D）材料トランジスタの断面を電子顕微鏡で観察した画像。チャンネル（中央下）の材料は二流化タングステン（WS₂）。チャンネルの下がアルミナのゲート絶縁膜、その下がシリコンのバックゲート。チャンネルのゲート長は224nm。出典：imec（IEDM2020のチュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials」の配布資料） （クリックで拡大）

集積回路の実現に向けた課題は山積

　試作されている2Dトランジスタ（FET）の構造は、かなり基本的なものだ。バックゲート構造やデュアルゲート構造などが使われる。これらの構造は特性評価には適しているものの、集積回路には適していない。低抵抗コンタクトの形成、不純物拡散（ドーピング）の制御、ゲートスタックの制御、高品質な薄膜の成長技術など、量産に適した集積回路の具現化と商用化に向けた課題は山積している。

さまざまな2次元（2D）材料をチャンネルとするFETのオン電流とゲート長の比較（左）と、2D FETの課題（右）。出典：imec（IEDM2020のチュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials」の配布資料） （クリックで拡大）

　そのような中、imecは講演でフォークシート構造のナノシートチャンネルに二流化タングステン（WS₂）を組み込み、シミュレーションによって特性を評価してみせた。シリコンのナノシート構造FETに比べ、二流化タングステン（WS₂）のFETは同じ消費電力でも高い周波数で動作した。将来に期待を持たせる結果だ。

2次元材料の二流化タングステン（WS₂）をフォークシート構造のナノシートに適用したFETの構造と高周波特性をシリコンのナノシート構造FETと比較した。左はフォークシート構造の概念図。右は動作周波数（横軸）と動作時消費電力（縦軸）の関係。出典：imec（IEDM2020のチュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials」の配布資料） （クリックで拡大）

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧