検索
ニュース

IntelがCEA-Letiと目指す「ムーアの法則の限界点」300mmウエハー上に2D半導体薄膜を転写

Intelは、フランスのグルノーブルに拠点を置く研究機関CEA-Letiの新しい研究への資金提供を開始した。同研究は、2次元遷移金属ダイカルコゲナイド層を300mmウエハーに転写する手法と技術を開発するというものだ。

Share
Tweet
LINE
Hatena

 Intelは、ムーアの法則の限界点に到達することを求め、フランスのグルノーブルに拠点を置く研究機関CEA-Letiの新しい研究への資金提供を開始した。同研究は、トランジスタサイズを縮小する材料の産業利用を実現を目指すものだ。

 1968年にRobert Noyce氏とGordon E. Moore氏が設立して以来、Intelは、Moore氏が1965年に発表した独創的な論文「Cramming more components onto integrated circuits(集積回路により多くの素子を詰め込む)」で示した半導体の進化を実現する方法を追求してきた。現在、「ムーアの法則」は物理的な限界に近づき、最終的には同じ2次元(2D)空間に、より多くの素子を集積することができなくなるとされている。そこで、Intelや他の半導体メーカーは、別の方法で性能を加速する技術の開発に取り組んでいる。そうした技術の一つが、3次元(3D)積層技術だ。

「米国本土サイズのパンケーキをひっくり返す」ような技術

 しかし、新しい技術が適用されつつあるとはいえ、2Dアーキテクチャには活用できる余地がまだある。

 シリコントランジスタの微細化における制約の一つが、チャネルの厚さだ。ゲートが狭くなると、効率的にオン/オフするにはチャネルを薄くする必要がある。

 モリブデンやタングステンベースのTMD(遷移金属ダイカルコゲナイド)などの2D層半導体は、2D-FET(電界効果トランジスタ)固有の1nm未満というトランジスタチャネル厚によって、究極のMOSFETスケーリングを保証する有望な候補だ。わずか3原子分の厚さの層に広げる場合であっても、これら材料のキャリア輸送と移動度は、高性能かつ低電力のプラットフォームに適している。また、適度なエネルギーバンドギャップで非常に薄く広げられるため、静電制御が向上し、その結果、オフ状態電流を低く抑えられる。

Intelのコンポーネントリサーチ担当シニアプリンシパルエンジニアを務めるPaul Fischer氏 出所:Paul Fischer氏から
Intelのコンポーネントリサーチ担当シニアプリンシパルエンジニアを務めるPaul Fischer氏 出所:Paul Fischer氏

 2D材料自体の品質が重要であることはもちろんだが、より高品質な材料を実現する成長条件や基板は、Intelが製造を目指している半導体基板や温度バジェットと同じではない。Intelのコンポーネントリサーチ担当シニアプリンシパルエンジニアを務めるPaul Fischer氏は、「実際には、これらの材料を1つの基板上で成長させて、その高品質材料を、最終的にデバイス製造に使用したい基板に転写する必要があるかもしれない」と述べている。

 同氏は、「転写の問題を解決できれば、材料の専門家に頼らずに、材料品質を向上させることができる。そうすれば、成長と集積に別々に取り組むことができるようになり、成長に適した基板の安定性と温度を有効活用して、それによって形成した層をウエハーに転写することが可能になる」と述べている。

 しかし、それは「口で言うほど簡単なことではない」とFischer氏は認めている。「わずか3原子分の厚さの2Dフィルムを、300mmウエハーサイズとして想定すると、材料にしわや損傷を与えずに転写するのは、“米国本土ほどの大きさのパンケーキをひっくり返そうとするようなもの”だ。Intel単独では実現不可能な困難なタスクだ。そこで当社は、微細化の実現に向けた洞察を得るため、CEA-Leti の専門家のサポートを受けることにした」(Fischer氏)

2030年までに、業界規模で利用可能なプロセス開発へ

 2023年初め、IntelとCEA-Letiは、あるプロジェクトに関する契約を結び、「2D TMDを300mmウエハーに転写する手法および技術を開発する」という3年間のミッションに着手した。パートナー各社は、同プロジェクトによって性能の向上につながる新たな方法が発見されることを望んでいる。

CEA-Letiのパートナーシップ開発マネジャーを務めるVincent Barral氏 出所:CEA-Leti
CEA-Letiのパートナーシップ開発マネジャーを務めるVincent Barral氏 出所:CEA-Leti

 CEA-Letiのパートナーシップ開発マネジャーを務めるVincent Barral氏は、「CEA-Letiは、ムーアの法則の限界に到達する方法を探究していて、2D材料を使用することは最良のアプローチの一つだ。この新しいプロジェクトの目的は、2D材料を使用して、トランジスタの微細化ロードマップの最終地点まで業界を導くことだ。グルノーブルでのわれわれの取り組みによって、Intelが2030年までにこれらの技術を業界規模で利用できるようになることを期待している」と述べている。

 同プロジェクトは、高品質の2D材料のレイヤー転写のための実行可能な手法と技術の確立を目標としている。この材料を300mmのウエハー基板上で成長させ、トランジスタ集積のプロセスに向け、別のデバイス基板に転写される。Intelは数十年にわたる研究開発と製造のノウハウを同プロジェクトに提供し、CEA-Letiはボンディングと転写技術の専門知識および特性評価の実行能力を提供する。

 CEA-LetiとIntelの今回のパートナーシップは、Intelが業界規模で利用可能な再現性のあるプロセスを開発することだ。電気的特性評価や形態学的特性評価、概念実証など、これらの新しい手法に関連する研究開発は全てCEA-Letiが実施する。

 ある基板上で材料を成長させて、それを別の基板に転写することができれば、Intelはより幅広い材料から選択できるようになる。そして、その選択の自由は、処理速度を向上させる新たな機会を開くだろう。

【翻訳:滝本麻貴、編集:EE Times Japan】

Copyright © ITmedia, Inc. All Rights Reserved.

ページトップに戻る