シリコン貫通電極ウエハー全自動研削装置を開発：3次元実装技術の普及を後押し

岡本工作機械製作所は、Si（シリコン）ウエハーの裏面からSi貫通電極を露出させることができる「Si貫通電極ウエハー全自動研削装置」を開発した。同装置を用いると、Si貫通電極の形成プロセスを効率化でき、3次元実装した半導体デバイスのコスト低減や歩留まりを向上させることが可能となる。

[馬本隆綱，EE Times Japan]

Si貫通電極形成プロセスを効率化、コスト低減や歩留まり向上が可能に

　JST（科学技術振興機構）と岡本工作機械製作所は2024年10月29日、Si（シリコン）ウエハーの裏面からSi貫通電極を露出させることができる「Si貫通電極ウエハー全自動研削装置」を開発した。同装置を用いると、Si貫通電極の形成プロセスを効率化でき、3次元実装した半導体デバイスのコスト低減や歩留まりを向上させることが可能となる。

　開発した装置は、産業技術総合研究所先端半導体研究センターの渡辺直也主任研究員による研究成果を基に、JSTの支援を受け、岡本工作機械製作所が実用化に向けた開発を2016年より行ってきた。そして、今回の研究成果をJSTが成功と認定した。

　半導体回路は微細化による高性能・高機能化が限界を迎えつつある。こうした中、半導体回路の性能向上を実現する方法の1つとして、半導体チップを立体的に集積する3次元実装技術が注目されている。半導体チップにはCu（銅）などを用いてSi貫通電極を形成し、バンプと呼ばれる接合用電極を用いて垂直方向に積層する技術である。

3次元実装した半導体回路のイメージ［クリックで拡大］ 出所：JST他

　Si貫通電極を形成する方法は、主に2種類ある。その1つが微細化に対応しやすい「ビアミドルプロセス」である。ところがこの方法は、Siウエハーを薄くしてSi貫通電極をウエハー裏面から露出させるためにSiとCuを同時に研削すると、砥石にCuが目詰まりして研削性能が低下することがある。SiウエハーにCuが付着してチップの品質が低下するという課題もあった。

　これらの課題を解決する方法は現在もあるが、工程が複雑となりコスト高の要因ともなっていた。このため、これらの方法を適用できるのが高価なデバイスに限られていた。しかも、深掘りエッチングの工程でSi貫通電極の長さにばらつきが生じ、歩留まりが低下する原因にもなっていた。

ビアミドルプロセスにおける課題［クリックで拡大］ 出所：JST他

　そこで今回、「SiとCuの安定的かつ精緻な同時研削技術」や「Siウエハー上の残留Cuを除去する技術」を開発した。これらの技術を採用することで、Si貫通電極形成においてビアミドルプロセスの効率を向上させるとともに、ウエハーレベルでの直接積層を可能にした。

　具体的には、目詰まりしにくい研削砥石を開発した。その上、研削時にCuが砥石に付着した場合でも、高圧水で洗浄することによりCuを除去できる技術を開発した。また、加工中は厚み測定器（IRセンサー）でリアルタイムに形状を測定し、研削ヘッド（砥石）の傾きを自動補正する研削方法を開発した。これにより、Si貫通電極の長さに関するばらつきを極限まで抑えた。

Si貫通電極ウエハー用全自動研削装置の外観とレイアウト［クリックで拡大］ 出所：JST他

左は通常の砥石、右は開発した砥石［クリックで拡大］ 出所：JST他

　さらに、Siウエハー上の残留Cuを除去するため、SiとCuの同時研削で露出したSi貫通電極のCu面に対し、無電解ニッケル−ボロン（Ni-B）めっきで表面保護した後、Siウエットエッチングで処理した。この方法でSi貫通電極部分からCuが溶け出すことを防ぎ、Si上の残留Cuを一般的な金属濃度以下まで除去することに成功した。

金属汚染量の評価結果。左はSiとCUの同時研削直後、右は残留金属低減処理後［クリックで拡大］ 出所：JST他

開発した装置のビアミドルプロセス［クリックで拡大］ 出所：JST他