「チップレット熱」は続く 標準化に向けた取り組みも活発化：ArmはCSA公開仕様をリリース（2/2 ページ）

注目度がますます高まるチップレット集積技術。同分野では2025年初頭からニュースが相次いでいる。1月下旬に発表された、チップレット関連の主なニュースを簡単に紹介しよう。

[Nitin Dahad，EE Times]

チップレット向けシミュレーションツール

　一方、Keysight Technologiesは2025年1月21日、AI／データセンターアプリケーション専用の高速デジタルチップレット設計ソリューション「Chiplet PHY Designer 2025」を発表した。この高性能ソフトウェアは、UCIe 2.0標準向けのシミュレーション機能を提供し、チップレット向けの相互接続仕様「Open Compute Project（OCP）Bunch of Wires（BoW）標準規格のサポートを追加している。同社は、「Chiplet PHY Designerは、高度なシステムレベルのチップレット設計やダイ・ツー・ダイ（D2D）設計ソリューションとして、プレシリコンレベルの検証を実現し、テープアウトへの道を効率化する」と述べる。

チップレット／ASICを開発できる「ユニバーサルPHY」

　米スタートアップのYorChipは、単一のD2D PHYを使用してオープンチップレットやASICを開発できるユニバーサルPHYを発表した。同社の創設者でありCEOを務めるKash Johal氏は報道向け発表の中で「われわれは、UCIe（3つの全バージョン）と間もなく登場予定のBOW.Flexi標準規格の両方をサポート可能な、特許申請中のユニバーサルPHYを発表できることをうれしく思う。今回の鍵となるイノベーションは、単一のPHYアーキテクチャで幅広いパッケージングオプションをサポートできるという点だ。このため設計者に、異なるアプリケーションや市場に向けた単一のソリューションを提供することができる。このPHYは、新旧両方のノードに移植できるよう設計されているため、ASIC顧客はASICの初期開発費（NRE：Non Recurring Expenses）の一部として追加コストなしで利用することができる。

　Yorchipは、「これは重要な市場ニーズに対応するものだ」と付け加えた。チップレットの開発と製品化にはそれぞれ数百万米ドル規模のコストが掛かるため、異なるバージョン間の非互換性がオープンチップレット経済の大きな障壁になっている。開発者は開発資金を投入する前に、長期にわたる収益の確保を確信する必要があるからだ。Yorchipのソリューションはそうした課題を解消できる可能性がある。

【翻訳：田中留美、編集：EE Times Japan】