次世代メモリ実用化に道筋、SOT-MRAMの書き込み電力を大幅削減：従来比で35％の削減に成功

東北大学は、高速データ書き込み性能など、スピン軌道トルク磁気記憶メモリ（SOT-MRAM）が有する特長を維持しながら、書き込み電力を従来に比べ35％削減することに成功した。

[馬本隆綱，EE Times Japan]

Canted角度などをシミュレーション技術で最適化

　東北大学国際集積エレクトロニクス研究開発センター（CIES）の遠藤哲郎センター長らによるグループは2025年5月、高速データ書き込み性能など、スピン軌道トルク磁気記憶メモリ（SOT-MRAM）が有する特長を維持しながら、書き込み電力を従来に比べ35％削減することに成功したと発表した。

　磁気記憶による不揮発性半導体メモリ（MRAM）は、AIの利用拡大などによって生じるコンピュータのエネルギー消費を抑える技術の1つとして注目されている。これまで、スピン移行トルク磁化反転型MRAM（STT-MRAM）などが実用化されてきた。ただ、将来に向けてSTT-MRAMは、さらなる高速動作への対応が課題となっていた。

　東北大学の大野英男教授と深見俊輔教授らによる研究グループはこれまで、高速領域での動作に優れたスピン軌道トルク（SOT）磁化反転作用を利用したSOTメモリ素子を開発してきた。ところが、当初のSOTメモリ素子は、「耐熱性が低くCMOSと集積化できない」「熱安定性が悪く、10年間のデータ保持ができない」といった課題があった。

　このためCIESは、400℃の耐熱性を備えた材料プロセスの開発と熱安定性に優れたSOTメモリの開発に乗り出した。具体的には、2019年に55nm世代のCMOS技術を融合させたSOT-MRAM技術を開発。Canted構造のSOTメモリ素子では、10年間データ保存できる熱安定性と、0.35ナノ秒という高速書き込み動作に成功した。2020年には、このCanted構造SOTメモリ素子を用いてSOT-MRAMチップを試作、デュアルポート動作に成功していた。一方で、「書き込み動作時の消費電力が大きい」という課題があった。

STT-MRAMセルとSOT-MRAMセルのイメージ図［クリックで拡大］ 出所：東北大学

近年のSOTメモリ素子技術。中央がCanted構造SOTメモリ素子［クリックで拡大］ 出所：東北大学

　そこで今回は、300mmウエハーを用いたCMOS集積回路技術を用い、これまでの性能を保ちながら、書き込み動作時の消費電力を低減するSOTメモリ素子の開発に取り組んだ。SOTメモリ素子に搭載する磁気トンネル接合（MTJ）の積層構造で制御する結晶磁気異方性と、楕円形状MTJの傾斜角度（Canted角度）については、デバイスシミュレーションを行い、最適な書き込み電力効率となる条件を求めた。

　シミュレーションの結果の基づき、これまで開発してきたSOT-MRAM技術を用いてSOTメモリ素子を試作、その特性を評価した。この結果、MTJ積層構造の最適化とCanted角度を75度にすることで、10年データ保持特性（熱安定性E/k_BT＝70）と、外部磁場のない環境下で0.35ナノ秒というデータ書き込み性能を維持しつつ、書き込み動作の消費電力を156フェムトジュールに抑えることができた。この値は従来に比べ35％の削減になるという。

SOTメモリ素子の0.35ナノ秒書き込み動作エネルギーに対するMTJのCanted角度依存性［クリックで拡大］ 出所：東北大学

過去に発表された技術との特性比較［クリックで拡大］ 出所：東北大学