チップレット集積の歩留まり向上へ 高速なオーバーレイ測定を実現：スループットは従来比で15倍
EV Group（EVG）は、300mmウエハー上で100％のダイオーバーレイ測定を、従来に比べ最大15倍というスループットで行えるダイツーウエハー（D2W）オーバーレイ計測プラットフォーム「EVG40 D2W」を発表した。
ウエハー全体で最大2800カ所のポイントをわずか4分で測定
EV Group（EVG）は2025年9月、300mmウエハー上で100％のダイオーバーレイ測定を、従来に比べ最大15倍というスループットで行えるダイツーウエハー（D2W）オーバーレイ計測プラットフォーム「EVG40 D2W」を発表した。
D2W接合は、機能やサイズ、材質が異なる複数のダイやチップレットを、単一のデバイスやパッケージに集積するための重要な技術の1つである。特に、3Dパッケージングなどでは、搭載する製品の相互接続ピッチが微細化している。こうした状況下で歩留まりの低下を防ぐには、ダイボンディングの位置合わせやオーバーレイプロセスも、技術革新に応じてより高い精度が求められ、チェックすべき範囲も広くなってきた。
そこでEVGは、D2W接合のオーバーレイ測定を、高精度かつ高速に行える専用機としてEVG40 D2Wを新たに開発した。ハードウェアとソフトウェアの機能を強化したことで、300mmウエハー上にある全てのダイに対し、高精度のオーバーレイ測定を実現したという。
しかも、ダイとベースウエハーの両方にあるアライメントターゲットを、1回の測定で2層同時に計測することで、スループットを向上させた。ステージも新たに設計し高速かつ高精度の測定を可能にした。光源も安定した照度レベルを維持できるように改良し、高い精度を実現した。
これにより、ウエハー全体で最大2800カ所というオーバーレイ測定ポイントを、わずか4分という短い時間で測定し、全てのダイについてその位置情報を取得できた。測定結果を製造工場のホストシステムにフィードバックし、解析したデータを製造工程に反映していけば、歩留まりの向上に結び付けることができるという。
Copyright © ITmedia, Inc. All Rights Reserved.
関連記事
GaNで半導体製造の欠陥検出 キオクシア岩手で検証へ
名古屋大学発スタートアップのPhoto electron Soul（PeS）と名古屋大学の天野・本田研究室は、共同開発したGaN系半導体フォトカソード技術を用いた検査・計測システムをキオクシア岩手に導入し、半導体デバイス製造工程での欠陥検出などについて評価を行うと発表した。
「内部が空洞」のマイクロバンプで低温接合、新たな半導体実装技術
東北大学の研究グループは産業技術総合研究所（産総研）と共同で、表面活性化接合とテンプレートストリッピングの技術を組み合わせて、中空ピラミッド構造のマイクロバンプを作製し、異種材料を低温で強固に接合できる半導体実装技術を開発した。
極薄の先端半導体チップを高スループットで実装、生産効率10倍
東レエンジニアリングは、レーザー転写技術を応用して、極薄の半導体チップを高いスループットで実装できる技術を開発した。次世代の情報通信システムなどに用いられる先端半導体チップの実装工程で、生産効率を従来の10倍以上に高めることが可能になるという。
光電融合デバイスに対応した干渉露光装置を開発、ウシオ電機
ウシオ電機は、独自の補償光学系によりピッチ精度0.01nmを達成するとともに、位相シフト構造を形成する機能を備えた「干渉露光装置」を開発した。2027年春にも販売を始める予定。
5.5D技術を含む3DIC設計、ソシオネクストが対応
ソシオネクストは、コンシューマーやAI、データセンターなどの用途に向けた3次元集積回路（3DIC）の設計に対応していく。5.5Dを含むパッケージ技術とSoC（System on Chip）設計能力を活用して、顧客に最適なソリューションを提供したいとする。
高解像度で高精度のダイレクト露光装置を開発、25年度内に製品化
オーク製作所は、フォトマスクを使わずに半導体基板へ回路パターンを焼き付けることができる「ダイレクト露光装置」を開発した。より高い解像性や位置合わせ精度を実現できることから、先端半導体パッケージの製造コストを低減可能だという。