3nm車載SoC「R-Car X5H」用の新技術発表、ルネサス：チップレット構成でASIL-Dに対応

ルネサス エレクトロニクスは、車載向けSoCにおいて高いAI処理性能を実現しつつ、チップレット構成でも機能安全規格に対応できる技術を開発した。これらの技術は3nmプロセス採用の車載マルチドメインECU用SoC「R-Car X5H」のために開発したものだ。同社はR-Car X5Hを、SDV（Software Defined Vehicle）時代に対応する車載用SoCとして提案していく。

[馬本隆綱，EE Times Japan]

高性能化と同時に、高い電力効率と安全性の両立が可能に

　ルネサス エレクトロニクスは2026年2月、車載向けSoC（System on Chip）において高いAI処理性能を実現しつつ、チップレット構成でも機能安全規格に対応できる技術を開発したと発表した。これらの技術は同社がサンプル出荷中の車載マルチドメインECU用SoC「R-Car X5H」のために開発したものだ。同社はR-Car X5Hを2027年下期に量産開始する予定で、SDV（Software Defined Vehicle）時代に対応する車載用SoCとして提案していく。

［クリックで拡大］ 出所：ルネサス

　新たに開発したのは、複数のアプリケーションを同時に実現するための高い性能や、チップレットによる柔軟な拡張性に加え、今後の車載用SoCに求められる「電力効率の向上と安全性の両立」を可能にする技術だ。

　その1つが、チップレット構成でも車載安全規格「ASIL-D」をサポートできる独自のアーキテクチャだ。標準のダイ間通信規格である「UCIe」の物理アドレス空間に、独自の「RegionID」をマッピングして伝送する方式を開発した。これにより、メモリ管理ユニット（MMU）やリアルタイムコアでの安全なアクセス制御が可能となり、チップレット間でも機能安全規格の要件を満たせるという。しかも、51.2Gバイト/秒という高速伝送を実現した。

　もう1つは、高いAI処理能力と車載品質を両立させる技術だ。これまでモジュール化していたクロックパルスジェネレーター（CPG）を分割し、サブモジュール階層にmini-CPG（mCPG）を配置した。この結果、共有するクロック源からの遅延を大幅に削減できた。

　ただ、mCPGを多層化するとテストクロックを同期させることが難しくなる。そこで今回、階層型CPGアーキテクチャにテスト回路を統合し、ユーザークロックとテストクロックを単一経路とした。また、テストモードでも上位と下位のmCPGを同一クロック源で同期させる設計とした。これにより一括で調整が可能となった。

　さらに、90以上の電源ドメインを用いたパワーゲーティング技術を開発し、電力効率と安全性を両立させた。具体的には、動作状況に応じて数mWから数十Wまで細かな電力制御を可能にした。パワースイッチ（PSW）を「リング型」と「行配置型」に分割。電源投入時にはリング型PSWがラッシュ電流を抑え、行型PSWがドメイン内のインピーダンスを均一化する。これによって、IRドロップを従来に比べ約13％改善した。

　また、マスターとチェッカーを独立したパワースイッチとコントローラで制御するDCLS（Dual Core Lock Step）構成とした。これにより、片側故障時でもロックステップ動作による異常検出が可能となった。さらに、各PSWのゲート信号をルーフバック監視することで、異常時のOFF検出を実現した。電圧監視には温度変動に強いデジタル温度モニターを採用し、エージング耐性を1.4mV向上させた。

　なお、今回開発した技術の詳細は、米国サンフランシスコで開催された国際固体素子回路学会「ISSCC 2026」（2026年2月15〜19日）で発表した。