SanDiskが語る、抵抗変化メモリのセルアレイとセルの選択：福田昭のストレージ通信（52） 抵抗変化メモリの開発動向（11）（2/2 ページ）

今回は、半導体メモリのメモリセルアレイと、アレイから特定のメモリセルを選択する手段について説明する。

[福田昭，EE Times Japan]

セル選択素子（セレクタ）の理想と現実

　セル選択素子（セレクタ）には大別すると、3端子素子と2端子素子がある。3端子素子とはトランジスタのことだ。横方向（シリコン表面と平行な方向）にレイアウトするMOSFETと、縦方向（シリコン表面と垂直な方向）にレイアウトするバイポーラ・トランジスタがある。消費電流を下げるという観点からはMOSFETが望ましい。メモリセルのシリコン面積を縮小する（製造コストを下げる）という観点からは、バイポーラ・トランジスタが都合が良い。

　ただしいずれにしても、1個のトランジスタと1個の記憶素子で1個のメモリセルを構成するというアーキテクチャでは、DRAMよりも低い製造コストの実現が困難である。安定かつ消費電力の低い動作を優先し、DRAMよりも高い製造コストを許容する場合は、MOSFETをセレクタに採用することが最善策だろう。

　しかしDRAMよりも低い製造コストを目指すとなれば、話は別である。2端子素子のセレクタ技術を開発し、記憶素子（抵抗変化素子）とセレクタを重ねる。するとワード線とビット線の交点（クロスポイント）に等しい面積で、1個のメモリセルを構成できる。原理的にはこのアーキテクチャ（「クロスポイント・メモリ」と呼ぶ）が面積最小のメモリセルを実現可能である。

　クロスポイント・メモリには、メモリセルアレイの積層が可能だという特長がある。そこで大容量抵抗変化メモリの研究開発では、アーキテクチャにクロスポイント・メモリを採用し、複数のメモリセルアレイを積み重ねることで製造コスト当たりの記憶容量を増やすという方向が主流になっている。ここで鍵となるのが、2端子のセレクタ技術である。なぜならば、3端子のトランジスタと違い、2端子のセレクタは良好なスイッチング特性を得ることが難しい。このため、さまざまなスイッチング技術が2端子のセレクタの候補技術となっている。

セル選択素子（セレクタ）の候補技術。研究開発の主力は3端子のトランジスタではなく、2端子のセレクタにある。出典：SanDisk（クリックで拡大）

（次回に続く）

⇒「福田昭のストレージ通信」連載バックナンバー一覧