SiC-MOSFETの性能が6〜80倍に、トレンチ型に応用可能：界面の欠陥低減と平たん性向上で（3/3 ページ）

京都大学 大学院 工学研究科の木本恒暢教授、立木馨大博士後期課程学生らのグループは2021年10月27日、SiC半導体の課題である界面の欠陥を大幅に削減し、SiC-MOSFETの性能を6〜80倍に向上することに成功したと発表した。

[村尾麻悠子，EE Times Japan]

SiC-MOSFETのオン抵抗は半減

　今回の性能向上のメカニズムを、模式的に表したものが下の図だ。独自手法の酸化膜生成に加え、界面が極めて平たんなA面／M面を使うことが、性能向上に貢献した。

性能向上に寄与した要因［クリックで拡大］ 出所：京都大学

　なお、今回木本氏らはプレーナ型SiC-MOSFETで評価をしたが、これをトレンチ型に応用して製造する場合でも、「大幅なコスト増にはならないだろう」とみる。特殊な装置や高価な原材料も不要で、「工程が数個増えると思うが、それが致命的なコスト増にはならないと考えている」（同氏）

　今回、チャネル移動度が6倍（80倍という結果も得られたが、6倍という数字を使う）に向上したので、耐圧600VのSiC-MOSFETでは、チャネル抵抗が既存品の6分の1になる。他の抵抗成分と合わせると、SiC-MOSFET全体でオン抵抗を約半分に削減できるという。同じ定格電流であれば、チップサイズが半分で済むということだ。これによりコストも約6割削減できると木本氏はみている。

今回の性能向上の効果。オン抵抗で最も大きいチャネル抵抗を6分の1に低減できることで、オン抵抗は2分の1になる。これにより、コスト減も実現できる［クリックで拡大］ 出所：京都大学

　SiCウエハーでは大口径化も進められているが、木本氏は8インチSiCウエハーでも今回の効果は有効ではないかとする一方で、ウエハー全面の均一性については課題になるとした。

　2020年8月の発表に続き、今回はより実用的なSiC-MOSFETへの適用を見据えた研究結果となった。ただ、木本氏は今回の結果でも「満足はしていない」と述べる。「本来であれば（チャネル移動度は）200や250cm²/Vsといった数字が出るはずなので、これから欠陥の低減などを進め、SiCパワートランジスタのさらなる性能向上を目指す」（木本氏）