英国のXMOS、RISC-V互換の新世代プロセッサを開発:2023年末にサンプル出荷予定
英国のファブレス半導体企業XMOSが、最新世代の自社製アーキテクチャ「Xcore」にRISC-Vを採用した。2023年末頃にサンプル出荷を予定している。
英国のファブレス半導体企業XMOSが、自社製アーキテクチャ「Xcore」の第4世代品を開発した。同製品は、RISC-V互換アーキテクチャとして設計されている。
RISC-Vの普及受け、「可能性を見いだした」
XMOSのCEO(最高経営責任者)であるMark Lippett氏が米国EE Timesに対し、「当社のマイクロアーキテクチャは、ソフトウェアでSoC(System on Chip)を設計でき、DSP、AI(人工知能)アクセラレーション、制御機能間でのオンチップリソース割り当てなどアプリケーションのニーズに合わせ自由に構築できる」と説明している。
Lippett氏は「当社の課題は、使い慣れた設計ルートを通じ、最大のコミュニティーに、いかに提供していくかだ」と述べた。
XMOSのアーキテクチャはRISC-Vより前から存在するが、同社は数年前からRISC-Vについて研究していて、「“RISC-V互換のXcore”を生み出す可能性を見いだした」(Lippett氏)という。つまり、“RISC-V Xcore”ではなく、RISC-Vのエコシステムと互換性のある製品の開発、ということである。
Lippett氏によると、XMOSが前(第3)世代の「Xcore.ai」を開発中だった頃、「RISC-Vは必然的なものには見えなかった」という。だが、第4世代品を開発する頃には、「RISC-Vは確実に普及した。RISC-Vの命令セットを備え、あらゆるツールと付属品がRISC-V互換になれば、当社の顧客は間違いなく評価するだろうと思った」と説明している。
RISC-Vを効果的に“擦り込んだ”設計
XMOSアーキテクチャは、RISC-Vを効果的に“擦り込んで”いる。つまり、既存のコア設計の上にRISC-Vの命令セットアーキテクチャ(ISA)を効果的に含めているということだ。RISC-Vには拡張性があるので、XMOSが“秘伝のソース”を足せないということではない。
Lippett氏は、「ハードウェアの観点からは比較的簡単な変更だった上に、Xcoreのメリットは何も手放さずに済んだ。変更したのはレジスタファイルと命令コーディングだ。われわれにとって最大の課題は、新たなISA上に膨大な数の検証インフラストラクチャを移すことだった」と述べた。
顧客にとってのメリットはソフトウェア互換性だ。以前のハードウェアプラットフォーム上では、顧客はカスタム命令を一切使っていなかったのに対し、ランタイムコードのXMOS上へのポートを容易にできるようになった。
ソフトウェア互換性の追加によって、顧客はXMOSアーキテクチャだけでなく、他アーキテクチャへとポートするようになるだろうか?
Lippett氏は「当社の特に優れている点として、ソフトウェアを用いてSoC全体を構築できる能力が挙げられる。顧客がその制御部分だけを使ったとしても、それでは本当にプラットフォーム全体に関与し、進んだとはいえない。われわれは常に、顧客のメリットを視野に入れながら、当社が展開/販売する特別な技術を提供できるよう取り組んでいる」と述べた。
また、XMOSは、RISC-Vのエコシステムで利用可能なツールの恩恵を受けられる。Lippett氏は、「これにより、顧客はXMOS単独で実現できることよりも一層多くの選択肢を得ることになる」と語った。
XMOSは、第4世代アーキテクチャでRISC-V互換チップを製造し、2023年末頃にサンプル出荷を予定している。
XMOSは、設計がさまざまなユースケースに柔軟に対応できることから、これまで1世代につき1つのテープアウトしか生産してこなかった。現在の第3世代XMOSプラットフォームで最も新しいASSPは、音声会議プラットフォーム向けに設計された「XVF3800」だ。Lippett氏によると、XVF3800は、ZoomやMicrosoft Teamsの高い音声品質基準を満たすように設計されているという。チップ上の演算の大部分はDSPで使われるが、一部のリソースはAI(音声の識別、ノイズ除去、DSPアルゴリズムのリアルタイムでの最適化など)に使われている。
【翻訳:青山麻由子、編集:EE Times Japan】
関連記事
- 小型高性能のエッジAI新興Axelera、初期チップをデモ
エッジAIアクセラレーターを手掛ける欧州のスタートアップAxelera AIが、「Embedded Vision Summit 2023」(米国カリフォルニア州/2023年5月23〜25日)で、動作可能な初期チップのデモを披露した。 - RISC-V向けの包括的なソフト開発環境を実現
イーソルは、エヌエスアイテクスや京都マイクロコンピュータおよび、OTSLと共同で、次世代プロセッサIP「RISC-V」向けの包括的なソフト開発環境を実現した。マルチコア対応高性能ランタイム環境(RTE)において、処理時間を平均で71%も短縮できるという。 - AIチップ/RISC-Vプロセッサの新興企業、日本に本格進出
著名なハードウェアエンジニアであるJim Keller氏が率いるスタートアップTenstorrentが、本格的に日本に進出した。まずは自動車分野をターゲットに、AIアクセラレーターや、RISC-VプロセッサのIPを提供する。 - 「RISC-Vは不可避の存在」、RISC-V Summit 2022詳報
RISC-V ISAの管理/推進を目指すコンソーシアム「RISC-V International」が2022年12月に開催した「RISC-V Summit 2022」について、当日行われた講演の内容や各社の最新開発動向などを紹介する。 - RISC-Vコア、「出荷コア数で2024年には主流へ」
米国SiFiveは、RISC-Vの現状やSiFiveにおける今後の取り組みなどを紹介した。この中で、「RISC-Vの立ち上がりは早く、2024年にはRISC-Vの出荷コア数がArmを上回り、逆転するのではないか」との見通しを明らかにした。 - AIからRISC-Vまで、組み込みの最新トレンドを紹介
2022年6月21〜23日、欧州最大規模の組み込み技術展示会「embedded world 2022」が、ドイツ・ニュルンベルクで開催された。「組み込みAI」や「RISC-V」関連の製品など、EE Times Japan記者が現地で取材したレポート記事をまとめて紹介する。
Copyright © ITmedia, Inc. All Rights Reserved.