ISSCC技術講演の2日目午後ハイライト（その1）、深層学習の高速実行エンジンと超低消費電力のA-D変換器チップ：福田昭のデバイス通信（130） 2月開催予定のISSCC 2018をプレビュー（6）（2/2 ページ）

「ISSCC 2018」2日目午後の技術講演から、見どころを紹介する。SRAMダイとDNN（深層ニューラルネットワーク）推論エンジンを積層した機械学習チップや、消費電力が4.5μWと極めて低い15ビットA-D変換器チップなどの研究論文が発表される。

[福田昭，EE Times Japan]

有効ビット数が15ビットで消費電力が4.5μWと極めて小さなA-D変換器チップ

　セッション14の「高分解能のアナログデジタル変換（A-D変換）器」では、超低消費電力のAD変換器と超高分解能のA-D変換器が登場する。

　UCLA（University of California, Los Angeles）は、有効ビット数（ENOB: Effective Number Of Bits）が15.2ビットと高く、消費電力が4.5μW（帯域幅は5kHz）と極めて低いAD変換器チップを開発した（講演番号14.2）。生体神経の信号計測用である。変換方式は容量結合の連続時間ΔΣ（デルタシグマ）変調方式。製造技術は40nmのCMOSプロセスである。

　Analog Devicesは、積分非直線性誤差（INL: Integral Non Linearity）が0.3ppmと極めて小さく、分解能が20ビットと高いAD変換器チップを発表する（講演番号14.7）。変換方式はパイプラインSAR（Successive Approximation　Register）型。サンプリング速度は1Mサンプル/秒である。バックグラウンドでキャリブレーションを実行することで歪みを低く抑えた。SNDR（Signal-to-Noise and Distortion Ratio）は101.5dB。製造技術は180nmのCMOSプロセスである。

2月13日（火曜日）午後の注目講演（その2）。セッション14の発表から（クリックで拡大）

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧