チップ部品のリフローはんだ付けにおける「チップ立ち」対策：福田昭のデバイス通信（457） 2022年度版実装技術ロードマップ（81）（2/2 ページ）

今回は、「4.1.3　部品実装・設計時の注意点」の4番目の項目である「4.1.3.4　実装」を取り上げる。実装の不良の要因と対策を説明する。

[福田昭，EE Times Japan]

電極間のばらつき低減とはんだ印刷の均一化が対策の基本

　「チップ立ち」不良の対策には、チップ部品側（部品メーカー側）で実施する対策と、実装側（部品ユーザー側）で実施する対策がある。

　部品メーカー側で実施する対策には、チップ部品の左右電極寸法を均一化する（ばらつきを低減する）、電極部の欠損を低減する、電極コーナーエッジ部の丸みを減らす、などがある。部品ユーザー側（プリント基板の配線パターンとはんだ付け工程）で実施する対策には、最適なランドパターン設計、はんだペースト印刷時のはんだ量均一化、搭載位置精度の向上、リフロープロファイル（温度-時間曲線）の最適化、などがある。

「チップ立ち（ツームストーン）」不良の低減策。左は部品側と部品ユーザー側（はんだ付け側）の対策。右上は広い側のランドにソルダーレジストを被せてランドパターンを電極間で分離し、熱容量を均一化した事例。右中央は電源パターン（通常は配線が太く熱容量が大きい）の電極付近に絶縁部分（「サーマルパターン」と呼ぶ）を作って熱容量を減らした事例。右下ははんだ印刷不良の事例。赤い矢印の部分ではんだペーストが極端に少なくなっている。こうなると「チップ立ち」が起きやすい［クリックで拡大］ 出所：JEITA　Jisso技術ロードマップ専門委員会（2022年7月7日に開催された完成報告会のスライド）

⇒（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧