SiemensとTSMC、AIで半導体設計を自動化 DRC違反を修正：3D ICやA14プロセスへの対応も

Siemens Digital Industries SoftwareとTSMCは、AIを活用した半導体設計の自動化で協業を拡大する。設計ルールチェック（DRC）で検出した違反をAIエージェントが解析／修正する仕組みを開発したほか、TSMCの3次元（3D）IC技術「3DFabric」や先端プロセスへのEDAツール対応も進める。

[浅井涼，EE Times Japan]

　Siemens Digital Industries Softwareは2026年9月23日（米国時間）、AIを活用した半導体設計自動化に向けたTSMCとの協業を拡大すると発表した。両社はTSMCの「Open Innovation Platform（OIP）」を通じて連携していて、設計作業の効率化や設計期間の短縮を目指す。

AIエージェントがDRC違反を解析／修正

　今回両社は、デジタルIC／カスタムICの設計フローにおいて、設計ルールチェック（DRC）で検出した違反をAIエージェントが解析し、自動で修正する仕組みを開発した。Siemensの物理検証ツール「Calibre」、デジタル実装ツール「Aprisa AI」、設計／検証ツール「Solido Fuse」を組み合わせたものだ。

　半導体設計では、配線幅や配線間隔など、製造プロセスに応じた多数の設計ルールを満たす必要がある。DRCで違反が見つかった場合、従来は設計者が原因を確認し、設計を修正する作業が必要だった。今回の仕組みでは、AIエージェントが違反箇所の特定から解析、修正までを担うことで、手作業を減らし、テープアウトまでの期間短縮につなげる。

　SiemensとTSMCは、EDA向けAIシステム「Fuse EDA AI System」と「Fuse EDA AI Agent」を活用した設計自動化も進める。複数のEDAツールをまたぐ設計作業をAIエージェントが実行し、処理結果を継続的に検証する仕組みで、長時間にわたる複数工程の設計作業にも対応する。Fuse EDA AI AgentにはNVIDIAのAI技術も採用する。

3D ICやA14プロセスへの対応も拡大

　DRC修正以外にも、Aprisaを使った配置配線やデジタル実装、Solido Fuseを使ったカスタムIC設計などでAIエージェントを活用する。繰り返し発生する設計作業の自動化や、設計収束の高速化を図る。

　両社は、TSMCの3次元（3D）IC技術「3DFabric」向けのEDA環境についても協業を拡大する。「Calibre 3DStack Advanced」では、TSMCの3D積層技術「SoIC（System on Integrated Chips）」を対象に、チップレット間のアンテナ検証を複数マシンで処理できるようにした。先端パッケージ技術「CoWoS-L」への対応に向けた認証作業も進めている。

　先端プロセスでは、「Calibre nmDRC」「Calibre nmLVS」「Calibre xACT」「Calibre PERC」がTSMCの「A14」プロセスの認証を取得した。「Solido Simulation Suite」も「N3C」「A16」、A14の各プロセスでSPICE精度の認証を取得している。