日立とインテル、産総研でシリコン量子コンピュータ研究開発：30年度に1000量子ビット規模の試作機

日立製作所は2026年7月、インテルや産業技術総合研究所（産総研）と協力し、「シリコン量子コンピュータ」の研究開発を始めると発表した。2030年度には1000量子ビット規模の「誤り耐性型シリコン量子コンピュータ」試作機を完成させる計画である。

[馬本隆綱，EE Times Japan]

2030年度には1000量子ビット規模の試作機が完成予定

　日立製作所は2026年7月、インテルや産業技術総合研究所（産総研）と協力し、「シリコン量子コンピュータ」の研究開発を始めると発表した。2030年度には1000量子ビット規模の「誤り耐性型シリコン量子コンピュータ」試作機を完成させる計画だ。

　日立はインテルと共同で、新エネルギー・産業技術総合開発機構（NEDO）が進める「ポスト5G情報通信システム基盤強化研究開発事業」の研究テーマ「社会課題解決に向けた量子コンピュータ次世代機開発・実証の加速」に応募し、実施予定先として採択された。実施期間は2029年3月まで。

　採択された事業では、量産プロセスへの展開を視野に入れた「量子デバイス製造」および、「システム設計基盤の確立」に向けて、「量子ビットチップの設計」から「3D実装」「クラウド運用」までを一体で取り組む。主な開発項目として4項目を挙げた。

　1つ目は、「産業品質100量子ビット・シリコン量子コンピュータ向け量子ビットチップ設計およびパッケージング技術の開発」である。インテルと連携し安定して動作させるための量子ビットチップ構造を設計。その上でIntel 18Aプロセス技術を用いてデバイスを試作し、デバイスごとの性能ばらつきなどを検証する。周辺回路を含むチップ全体の設計や、配線数を抑える制御回路なども開発していく。

　2つ目は、「産業品質100量子ビット・シリコン量子コンピュータ向けプロセスデザインキット（PDK）の開発」である。インテルが開発するPDKを活用することで、実際の製造条件を踏まえながら、量産への移行を見据えたチップ設計が行えるという。

　3つ目は、「1000量子ビット・シリコン量子コンピュータ向け3D実装技術の開発」である。極低温環境で用いられる量子コンピュータに向けた高密度実装技術を開発していく。チップ同士や部品を狭い間隔で接続する技術の評価や、多くの量子ビットを効率よく実装するための手法を確立していく。

　4つ目は、「シリコン量子コンピュータをクラウド展開するためのシステム開発」である。日立と産総研がクラウドシステムを開発する。研究成果は、産総研量子・AI融合技術ビジネス開発グローバル研究センター（G-QuAT）を通じて公開する。多くの人材が参画できる「オープンな開発エコシステム」を形成し、研究開発の効率を高めていくのが狙いだ。

　日立は、研究成果を2027年度までにクラウド公開し、段階的にサービスを展開していく。併せて、2028年度は100量子ビット、2030年度には1000量子ビット規模の誤り耐性型シリコン量子コンピュータ試作機を開発していく計画である。