GPUやCPU、メモリを低遅延で接続 新チップレット：Delos Dataが開発中

Delosのチップレット「Apollo」は、異なるエンドポイントのセマンティクスと相互接続を“橋渡し”するように設計されている。GPU、アクセラレーター、CPU、メモリにまたがる低遅延のドメインを構築するという。

[Sally Ward-Foxton，EE Times]

　AIスタートアップのDelos Data（以下、Delos）は、2026年9月15〜17日に米国カリフォルニア州サンタクララで開催された「AI Infra Summit」で、同社のポートフォリオにシリコンを追加すると発表した。同社はこれまでに、データセンターオーケストレーションソフトウェア「Mosaic」や、大規模スケールアップドメイン向けの新しいサーバアーキテクチャ「Asterion」を発表しているが、現在はデータインタフェース用チップレット「Apollo」の開発に取り組んでいる。

　Apolloは、XPUの隣に配置される30テラビット/秒（Tbps）以上のI/Oチップレット、10Tbps以上のニアパッケージ型光インタフェース、CPUやメモリエンドポイント向けの400Gbps以上のカードとして提供される。保証された帯域幅とレイテンシをエンドポイントに提供し、ロードバランシング（負荷分散）、トポロジー、障害処理に対応できるため、エンドポイントでこれらの処理を行う必要がなくなる。Delosは、現在のエンドポイントと比較して、速度、耐障害性、スケーラビリティにおいて桁違いの向上を目指している。

　Delosは、ベンチャーキャピタルから1億米ドルを超える資金を調達したことも発表した。

　DelosのCTO（最高技術責任者）を務めるDan Daly氏は米国EE Timesに対し、「新しいAIインフラは通常の推論、エージェント型AI、あるいはその両方を対象とする予定だ」と語った。

　Daly氏は「こうした新しいインフラ構築に見られるテーマは、ハードウェアの融合だ」と述べる。「CPU関係者はCPUの復活を主張しているが、スケールアップやスケールアウトにはGPUだけを接続している。GPU、アクセラレーター、CPU、メモリ、ストレージを包括する、もう1つのドメインが必要とされている。当社は、それぞれ独自のセマンティクス（データ構造や定義）を持つこれらの異なる種類のデバイスを全てブリッジ接続し、単一のフラットで低遅延なドメインに統合できるデータインタフェースを提供する」（Daly氏）

　「例えば、プリフィル・デコード分離型アーキテクチャでは、GPUとデータフローアクセラレーターはメモリに対するアプローチが全く異なる。GPUはデータを広帯域メモリ（HBM）に配置し、全ての演算ユニットはHBMのメモリマップを介してデータにアクセスできる。つまり、データオブジェクトとアドレスがベースになる。一方、データフローアーキテクチャでは、データストリームが一連の操作を経由するため、データの位置によって、データに何が起こるかが決まる。これらのアーキテクチャのセマンティクスは大きく異なり、ブリッジ接続が必要だ」とDaly氏は説明している。

Delos Data CTOのDan Daly氏（左）、CEOのEd Doe氏 出所：Delos Data

　通信セマンティクスも難しい場合がある。例えば、CPUとメモリコントローラーが同じ言語を話すとは限らないからだ。現在、この問題はスイッチで処理されているが、この方式はレイテンシが発生する。Daly氏は、「インターコネクトが両方のエンドポイントのセマンティクスを認識できれば効率が向上する。DelosのApolloチップレットはまさにそれを実現するために設計されている」と主張している。

　Daly氏は、「ここには、スイッチングを大幅に簡素化し、スイッチの価値（ラディックス、レイテンシ、低消費電力、メディアのフレキシビリティといったスイッチに求められる全ての要素）を実際に最大化しながら、クラウドやスケールアウトから引き継がれた不要なレガシー要素を削減できる機会がある。視野を広げ、どのスイッチを配置するかという観点においてフレキシビリティを実現し、これらのデバイス間のネットワークを簡素化できる機会がある。さらに、光接続も可能になると考えられる」と述べている。

　推論プラットフォームは、銅線や光リンク、異なるタイプのスイッチ、異なるトポロジーを使用する可能性があるため、詳細な共同設計とカスタマイズが必要である。Delosはスイッチを置き換えるのではなく、各エンドポイントにApolloを追加することで、既存のスイッチをより効率的に再利用したいと考えている。

　複数のホップにまたがるレジリエンスも非常に重要である。ホップとは、複数のセマンティクスをブリッジ接続することである。

　Daly氏は「これらデバイスの多くは、この新しい環境で生まれたのではなく、基板上で生まれた。基板上では、メモリやフラッシュにアクセスすると、常に正常に動作する。そのため、データメモリのセマンティクスは、読み取りや書き込みが常に正常に動作することを前提としている。従って、スイッチが故障しても動作し続けるという前提を組み込む必要がある」と説明している。

Delosのリファレンスアーキテクチャ「MoXI」。ハードウェア、モデル、スイッチ、リンク、トポロジーを組み合わせた「Xインターコネクトの混合」を意味する［クリックで拡大］ 出所：Delos Data

　「Delosのデータインタフェースは、可能な限り低いレイテンシが求められるため、シリコンに実装されなければならない」とDaly氏は述べている。Apolloは、マルチダイGPUやXPUに隣接するパッケージ内にある既存のI/Oチップレットを置き換えるか、あるいはNPO（Near Package Optics）またはCPO（Co-Packaged Optics）通信システムにおいて、基板上に配置されるパッケージドチップとして使用される。DelosのCEOを務めるEd Doe氏はEE Timesに対し、「従来のNICに似たフォームファクタに対する需要もある。このケースでは、Apolloチップレットを必要とせずに、エンドポイント（帯域幅は特に必要としないが、レイテンシの改善による恩恵を受けるCPU）を一時的にクラスタにブリッジ接続する」と語った。

Delosが提供する3種類のインタフェース［クリックで拡大］ 出所：Delos Data

　「これらのフォームファクタに共通する特徴は、レイテンシ、レジリエンス、そして最終的には全てを単一のドメインに大規模に統合する能力だ」とDoe氏は述べている。

　Doe氏によると、Delosは現在、FPGA版のカードを提供しており、NPOチップは2027年に登場する予定だという。チプレット版はNPOチップ版と同じテープアウトだが、XPUの設計サイクルの関係で、チプレットがXPU製品に搭載されるのはあと数年先になる見通しだとしている。

【翻訳：滝本麻貴、編集：EE Times Japan】

原文へのリンク