メディア
ニュース
» 2010年06月22日 17時53分 公開

【VLSI 2010】東芝、16nm以降で役立つナノワイヤトランジスタを高性能化プロセス技術

[Peter Clarke,EE Times]

 東芝は、16nm以降の製造技術を適用したシステムLSIで必要になると見られる、ナノワイヤトランジスタの性能向上に成功した。

 東芝は、寄生抵抗を低減し、オン電流を従来と比べて75%高めたことで、ナノワイヤトランジスタとしては世界トップレベルとなる1mA/μmのオン電流を実現したと主張する。同社は、2010年6月15日〜17日に米国ハワイ州で開催された半導体デバイスに関する国際会議「2010 Symposia on VLSI Technology and Circuits」でこの技術を発表した。

 プレーナ型トランジスタを微細化していくと、オフ時のリーク電流が問題となることはよく知られている。この問題を解消するために東芝が採用したのが立体構造トランジスタだ。立体構造トランジスタは、FinFETと同様に、トランジスタのチャネル部をゲートで3方向から取り囲むことで、ゲート面積を大きくする。

図

 ナノワイヤトランジスタ(図1)は立体構造トランジスタの一種で、細いワイヤ形状のSi(シリコン)チャネル(ナノワイヤチャネル)をゲートで取り囲む構造になっており、短チャネル効果によるオフ時のリーク電流を抑制できる。しかし、ソースやドレインとゲートの間にある絶縁層(ゲート側壁)の下の領域で寄生抵抗が増大し、オン電流が低下するという課題があった。

図1 図1 ナノワイヤトランジスタの構造
ソースとドレインを結ぶ細い線を3方向から囲むようにゲートを配置している。

 東芝は、この課題に対処するために、ゲート側壁加工を改良し、30nmあったゲート側壁の厚さを10nmにまで薄くした(図2)。また、ソース・ドレイン電極上にSiをエピタキシャル成長させることで、寄生抵抗を低減し、オン電流を40%向上させることにも成功した。同社はさらに、チャネル部分のシリコン層の結晶方位を従来の(110)面方向から45度回転させた(100)面方向に変更することで、オン電流を25%向上させた。

図2 図2 従来のナノワイヤトランジスタと、今回開発に成功した新構造のナノワイヤートランジスタ
ゲートの側壁を薄く30nmから10nmまで薄くした。

 こうした成果により、東芝はオフ電流100nA/μmで、オン電流を従来と比べて75%向上させ1mA/μmの電流量を実現した。

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.