量子チップ向けの低雑音評価システム：エヌエフ回路設計ブロックが展示

[村尾麻悠子，EE Times Japan]

　エヌエフ回路設計ブロックは、2020年10月28〜30日に幕張メッセで行われた「第1回 量子コンピューティングEXPO」で、量子コンピュータチップの評価向けに、低雑音を特長とする信号処理ソリューションを展示した。

　同ソリューションは、量子アニーリング方式のコンピュータシステムにおいて、超伝導素子の制御や信号検出を高精度に行うためのシステム。超伝導素子の駆動／制御ユニットと、超伝導素子の信号検出ユニット、そして超伝導デバイスを装着するDUT（Device Under Test）ホルダーから構成される。DUTホルダーに、評価対象となるチップを装着し、それを液体ヘリウムに浸すことで超伝導状態とし、外部から電気信号を入力。チップを介して出力される信号を調べることで、チップの評価を行える。

左＝量子コンピュータチップの評価に向けた、低雑音の信号処理ソリューション／右＝システムの構成と、出力信号などにおける雑音の比較（クリックで拡大）

　エヌエフ回路設計ブロックは、「もともと当社は微小信号の処理が得意なので、それを生かしたソリューション。今回の低雑音システムには、特に、マイクロボルトレベルの電圧を持つ出力信号を、雑音を低く保ったまま100倍、1000倍に増幅する低雑音アンプの技術が貢献している」と説明する。「今回展示したシステムには、外来ノイズをキャンセルする技術と、雑音自体をシステムに入れないようにする技術の両方を用いることで、低雑音を実現した。量子コンピュータ用のチップを開発しても、正しく評価できなくては意味がない。当社のソリューションが、再現性の高い測定や評価に貢献できればと考えている」（同社）

　今回展示したシステムは多量子ビット化にも対応可能で、「5〜6Qビット（量子ビット）のチップを評価可能」（同社）とする。さらに、2021年には51Qビットまでのチップを評価できるようシステムの開発を進める。

左＝エヌエフ回路設計ブロックが強みを持つ低雑音増幅技術を用いた、増幅システムや増幅器も展示した／右＝開発中の製品として、帯域が500MHzと250MHzの低雑音増幅器も参考出品した。従来品の帯域は100MHzなので、最大5倍の帯域を実現する（クリックで拡大）