立体配線でSiCの体積／損失を半減 富士電機の新パッケージ技術：26年度中の適用目指す

富士電機は2026年5月26日、炭化ケイ素（SiC）パワー半導体の小型化／低損失化を実現する立体配線構造を開発したと発表した。従来比で製品体積を約5割削減できたほか、モジュール内部回路配線のインダクタンスを約7割、スイッチング損失を約5割低減したという。

[杉山康介，EE Times Japan]

立体配線構造でSiCパワー半導体の体積／損失を半減

立体配線構造を採用したパッケージ（黒い部分がプリント配線基板） 出所：富士電機

　富士電機は2026年5月26日、炭化ケイ素（SiC）パワー半導体の小型化／低損失化を実現する立体配線構造を開発したと発表した。電気自動車（EV）の航続距離向上などに貢献するとしている。

　従来のSiCパワー半導体は、ワイヤーやクリップで絶縁基板上のチップと回路配線の一部を接続していたが、新構造ではこれら配線をプリント配線基板で代替し、プリント配線基板に圧入された導電ピンで立体的に接続する。

　これによって製品体積を従来比で約5割削減できたほか、立体配線による電流経路の最適化でモジュール内部回路配線のインダクタンスを約7割、スイッチング損失を約5割低減した。従来構造と比べ、導電ピンを使う配線構造はチップ接合部の面積が小さいため、熱変形の影響も小さくなり、配線接合部の寿命は5倍に向上するという。

従来構造との比較イメージ［クリックで拡大］出所：富士電機

　同社は2026年度中に、同パッケージング技術の自社製パワー半導体モジュールへの適用を目指すとしている。