Rapidusは北海道千歳市の製造拠点「IIM-1」で、2025年4月に2nm世代半導体のパイロットラインの立ち上げを開始し、同年7月にはGAA(Gate All Around)トランジスタの動作確認に成功した。同年12月には、顧客の半導体設計に必要な先行評価用PDK(Process Design Kit)をリリースした。後工程では、2025年4月から研究開発拠点「Rapidus Chiplet Solutions(RCS)」への装置導入を開始し、同年12月には600mm角のRDLインターポーザーパネルの試作に成功した。
また2026年4月には、2nm世代半導体の解析・評価などを行う「解析センター」とRCSを北海道千歳市に開設している。
顧客獲得に向けては、設計環境の整備も進めている。Rapidusは2025年6月、Siemens Digital Industries Softwareと2nm世代以降の半導体設計基盤で協業すると発表。2026年7月にはCadence Design Systemsとエージェント型AIを活用した先端SoC(System on Chip)設計での協業も発表した。それぞれの設計ツールを統合し、設計TATを最大2倍改善することを目指している。
さらに2026年10月5日には、先端半導体の開発から量産までを支えるエコシステム「Rapidus CORE」の構築を発表した。第一弾として、SynopsysやCadence、大日本印刷、TOPPANなど国内外17社が参加する設計企業群「Design Solution Associate」を立ち上げ、顧客が早期に半導体開発を開始できる環境の整備を進めている。
Rapidusは現在、60以上の顧客候補と交渉しているという。まずはAIデータセンター向けのカスタム半導体を設計するファブレス企業などから受注を確保し、その後、自動車やロボティクスなどのエッジ端末向けに供給を拡大する方針だ。
Rapidusは、2027年度後半に2nm世代半導体の量産を開始し、2028年度には先端パッケージの量産を開始する計画だ。前工程から後工程までを一貫して手掛けることで、設計から製造までの期間短縮を目指している。2026年4月には、IIM-1を前工程と後工程の一貫製造拠点とし、2028年度ごろの統合を目指す方針も明らかにしていた。
同社は2029年度ごろに営業キャッシュフローを黒字化し、2031年度ごろにはフリーキャッシュフローの黒字化と株式上場を目指す計画だ。2027年度後半の2nm量産開始に向け、技術開発と顧客獲得を進める一方、今後は計画する民間融資や出資を実際に確保できるかが、事業の進展を左右することになる。
Intel CEOが来日 次世代「EMIB-T」で日本との協業重視
AI時代の半導体製造、ウェット装置への要求は Lam幹部に聞く
半導体誘致で対照的な日韓、共通する「官」「民」のズレ
ASML、日本は「技術革新支える重要市場」 日本法人社長が方針
ムーア氏も予見していたチップレット集積 AI時代に重要性増す
Rapidusとケイデンス、エージェントAI活用の先端SoC設計で協業Copyright © ITmedia, Inc. All Rights Reserved.
記事ランキング