AI時代の半導体製造、ウェット装置への要求は Lam幹部に聞く：GAA、HBM……複雑化する先端プロセス（1/4 ページ）

EE Times Japanは今回、半導体製造装置大手Lam Researchでウェット装置技術システム事業を統括するAaron Fellis氏にインタビューを実施。「AI時代の半導体製造」において、ウェット装置にはどのような役割が求められているのかなど詳細を聞いた。

[永山準，EE Times Japan]

　AI半導体の需要が急拡大する中で、ロジック半導体の微細化や広帯域メモリ（HBM）の高性能化、先端パッケージング技術の高度化が進み、半導体製造プロセスは複雑さを増している。そうした半導体製造を支える基盤技術の1つが、ウェット洗浄／ウェットプロセス技術だ。

　EE Times Japanは今回、半導体製造装置大手Lam Research（以下、Lam）のオーストリア・フィラッハ拠点において、同社でウェット装置技術システム事業を統括するAaron Fellis氏にインタビューを実施。GAA（Gate-All-Around）やHBM、ガラスコア基板などの技術開発／導入が進む「AI時代の半導体製造」において、ウェット装置にはどのような役割が求められているのかなどを聞いた。

Lam Researchでウェット装置技術システム事業を統括するAaron Fellis氏

Lamのウェット装置事業とフィラッハ拠点の役割

――まず、Lam Researchのウェットプロセス事業とフィラッハ拠点の役割について教えてください。

Aaron Fellis氏（以下、Fellis氏）　ウェット装置事業は3拠点で展開している。フィラッハはウエハーベースのウェット洗浄／ウェットプロセス装置の拠点だ。ロジックやメモリといった前工程向けと、先端パッケージング向けの両方について研究開発と製造を担っている。主力製品は「EOS」と「DV-Prime」で、EOSは主に前工程、DV-Primeは先端パッケージングで使われることが多い。

　ザルツブルクではパネル向けウェットプロセス装置「Kallisto」と「Phoenix」を開発している。米国オレゴン州テュアラティンには2つの製品ラインがあり、「SABRE」はロジックやメモリのフロントエンド向けに銅電解めっきを行う。「SABRE 3D」は先端パッケージング向けで、再配線層（RDL）やシリコン貫通電極（TSV）向けの銅めっきに加え、マイクロバンプ向けのスズ銀やニッケルの電解めっきに対応する。

AI向け半導体、ウェット洗浄の役割

――AI時代になり、ウェット洗浄の役割はどう変化しているのでしょうか。

Fellis氏　AIへの関心が高まり、より高いコンピューティング性能への需要が生まれている。AIを非常に単純化して考えれば、ロジックプロセッサとメモリで構成され、それぞれ製造した後、パッケージング工程でロジックプロセッサと、一般的にはHBMを相互接続する。こうした複数の工程それぞれにおいて、私たちのウェット装置は重要な役割を担っている。

　AI向けロジックプロセッサでは、2nmやその先といった先端プロセスノードが対象になる。各製造工程で表面を極めて清浄に保つことがデバイス性能や歩留まりにとって重要だが、構造が微細になるほど洗浄は難しくなる。微細化が進むHBM用DRAMも同様だ。さらに先端パッケージングでは、ロジックプロセッサとHBMを統合する際にも複数の洗浄工程が必要になる。

――高開口数（NA） 極端紫外線（EUV）露光装置の導入なども進んでいます。微細化が進むことで洗浄にもたらされる具体的な課題とは何ですか。

Fellis氏　半導体製造では、ある材料やプロセスを変更すると、その影響がその他の工程へ次々と連鎖する。高NA EUVによって形成する構造がさらに微細になれば、リソグラフィーやエッチングだけでなく、その後のウェット洗浄にも新しい要求が生じる。

　非常に微細な構造の内部から不要な材料を除去しながら、その構造自体の状態や表面を変えてはならない。そのため顧客と設計ルールや実際に形成する構造の寸法を確認し、それに必要な装置能力を開発している。技術世代が進むたびに装置のエンジニアリング能力を高め、必要に応じて新しい薬液を開発することもある。