STマイクロ、20nm製造技術を適用した半導体を2012年にテープアウトの予定 Processor / Logic / Memory：ビジネスニュース 企業動向

[Peter Clarke，EE Times]

　スイスSTMicroelectronics（STマイクロ）社でCTOを務めるJean-Marc Chery氏によると、同社は2012年の第4四半期に、20nm製造技術を適用する低消費電力型の半導体の設計を完了する（テープアウト）見込みだという。

　だが同社は、この半導体を自社で製造するかどうかについては、明らかにしなかった。このため、同社が現在フランスグルノーブル近郊のクロールに置く300mmウエハーに対応した半導体製造施設を、いつまで最先端の研究開発および製造設備として活用するのかという疑問を呼ぶこととなった。

　Chery氏はこの情報を、ST社が英国ロンドンで開催した、毎年恒例のアナリストデイで明らかにした。同社の重役らは、同社が現在推進している「asset lighter（資産を軽くする）」戦略の一環として、設備投資に充てる金額を売り上げの5％〜7％程度にすることを目指しているとした。2009年にはこの戦略で、設備投資に充てる金額を売り上げの5.3％にできたという。いずれにせよ、同社にはそもそも、数十億米ドル規模の資金を投じ、最先端技術を導入した新たな製造施設を建設する余裕はないのが実情のようである。

　ST社が2012年に20nm製造技術を用いた半導体をテープアウトしたら、初期の段階ではおそらく、米GlobalFoundries社が、同社がドイツのドレスデンに置く製造施設で、この半導体の製造を手掛けると思われる。あるいは、この半導体が、GlobalFoundries社が最近新たに米国ニューヨーク州に設置した製造施設で、はじめて製造される半導体になる可能性もある。GlobalFoundries社は、STmicroelectronics社と同じく、米IBM社を中心に組織された業界団体International semiconductor Development Alliance（ISDA）に参加している。ISDAに参加するほかの企業が、この半導体の製造を手掛けることも考えられる。

　GlobalFoundries社が、ドレスデンの製造施設に22nm製造技術を導入するのは周知の事実だ。同社は、米国ニューヨーク州アルバニーに建設中の製造施設にも、ドレスデンで使用する製造装置を導入する計画だ。

　Chery氏は、「同社が、2012年第4四半期に、20nm製造技術を用いた低消費電力の半導体をテープアウトできると確信している」と述べた。同氏が発表に用いたスライドには、2010年第2四半期以降、つまり現在、ISDAの参加企業の製造施設からST社に向け、半導体が出荷されていると示されていた。その一方で、ST社が自社の製造施設から、20nm製造技術を用いた半導体を出荷できるのは、2012年第1四半期になる予定だという。

　Chery氏の発表によると、ST社はそのロードマップに、汎用の40nm製造技術や28nm製造技術を含む、幾つかの半導体製造技術の開発を含めている。だが、ロードマップには、これらの半導体を自社で製造にするということを明記していない。

　Chery氏は、「20nmを超えるには、われわれは半導体のトランジスタ構造を変えなくてはならないだろう。プレナー型トランジスタは、20nm以下の製造技術では期待できない」と述べた。また、同氏は、ST社が、完全空乏型SOI（FD-SOI：fully depeleted silicon-on-insulator）と、立体構造トランジスタ（FinFETs）のどちらを採用するか、選択を迫られていると発言した。当然ながら、ST社は、この選択にかかわる企業の1つにすぎない。最終的には、ISDAに参加する主要な半導体ファウンドリ企業が決めることになるだろう。

　Chery氏はさらなる微細化を進めるには、「残念ながら、生産能力にを低下させるダブルパターニング技術を使うしかない」と述べた。同氏は、極端紫外線（EUV）リソグラフィ技術の導入に伴うコストの問題が、2010年第3四半期〜4四半期には解決し、その後、EUVリソグラフィ技術への移行が決まると見込んでいる。