FinFETの父、「半導体業界は次の100年も続く」：新しいトランジスタのアイデアも（2/3 ページ）

[Rick Merritt，EE Times]

NC-FETに注目

　Hu氏は「NC-FETはわずかな資金で開発されてきたせいか、これまでまったく注目されてこなかった。だがわれわれはNC-FETに大きな可能性を見いだしており、支援を求めている」と述べた。「多額の資金がスピントロニクスの研究開発につぎ込まれているが、NC-FETの開発に取り組んでいるのは業界でもわれわれだけだと思う」（同氏）。

NC-FETの構造

　バークレー校は最近、NC-FETに注力すべく新しい拠点を設立した。IntelやTSMCが、それぞれ14万米ドルずつ資金を投入している。Hu氏は「素晴らしいことを成し遂げられる少数の仲間を得ることができても、政府との典型的な契約に比べたら小規模である」と述べた。

　一方で、GLOBALFOUNDRIES、Samsung Electronics、Synopsys、TSMCを含む少数の企業が、Berkeley Device Modeling Centerに加わった。同センターは、回路シミュレーション用のモデルであるBSIM（Berkeley Short-channel IGFET Model）を開発した所だ。

2D半導体への期待

　Berkeleyの研究チームはNC-FETと並行して、分子〜原子レベルの薄さで蒸着できる可能性を持ったさまざまな材料を使った2次元（2D）半導体の開発にも取り組んでいるという。Hu氏は、その中の1つであるモリブデンについて「完璧な結晶の層を形成できる理想的な薄型材料で、量子効果について考慮する必要がない」と説明している。

　同氏は、「2D半導体に期待している。2D半導体は、メモリやモノリシック多層論理回路（モリブデンのような原子の自己集合を利用した酸化物で分離した多層回路）に活用できる。モリブデンは次世代の半導体への活用が期待される優れた材料だ」と述べている。

　同氏は2015年12月に初めて、単一のシリコン層の上に折り重ねるように形成した2D n型MOSFET（NMOS）／p型MOSFET（PMOS）を発表した。同手法は、トランジスタサイズを45％縮小できるという。

2D半導体の構造

　この新設計手法は基本的に、現在のFinFETに使用されているさまざまな新しい薄型素子とFD-SOI（完全空乏型Silicon on Insulator）プロセスで構築されている。Hu氏は、「この手法は長期的に適用されると期待している」と述べている。

　高さのあるフィンは高い性能を持つことから、今後も人気が続くと予想される。Hu氏は、「将来的には、高さの異なるフィンを使って特定用途向けにプロセスが最適化されるだろう」と予測する。同氏は、リソグラフィ技術が終わりを迎える頃まで薄型材料を適用した手法がどのような変遷をたどるかを予想している。

　現在のFinFETとFD-SOIの構造は、全方位（4面）にゲートを形成するGAA（Gate-All-Around）やピラー型、ワイヤ型FETに進化すると予想される。どの方式が採用されるかは製造コスト次第だが、半導体製造には常にコストと性能の両立が求められる。