ケイデンス、USB4向けの検証IPを提供：最新プロトコルを早期に活用

Cadence Design Systems（以下、ケイデンス）は、USB4規格に対応する検証IPの提供を始める。

» 2019年03月18日 10時30分公開

[馬本隆綱，EE Times Japan]

品質の向上や検証スループットを最適化

　Cadence Design Systems（以下、ケイデンス）は2019年3月、USB4規格に対応する検証IPの提供を始めると発表した。SoC設計においてUSB4の機能検証を効率よく行うことが可能となる。

　USB4は、IntelのThunderboltプロトコルがベースとなっている。転送レートは40Gビット/秒で、高品位のビデオ映像なども高速に転送することが可能である。ケイデンスは、USB Implementers Forum（USB－IF）において主要メンバーの1社として活動している。新たに開発したUSB4向け検証IP製品は、TripleCheck機能をサポートしており、仕様にリンクした検証プランとテストスイートが提供される。

　ケイデンスは、高い性能を備えたコアエンジンや検証ファブリックテクノロジーおよび、ソリューションなどで構成される「Cadence Verification Suite」を提供している。USB4向け検証IP製品も、Cadence Verification Suiteの構成要素に含まれる。これらを用いることで、SoC設計における品質の向上や検証スループットを最適化することが可能となる。

Cadence、7nmプロセスでDDR5インタフェースを試作
Cadence Design Systems（以下、ケイデンス）は2018年5月1日（現地時間）、規格策定中であるDDR5 DRAMの初期バージョンに対応するインタフェースIP（Intellectual Property）を、テストチップとして初めて試作したと発表した。
中国が次に狙うのはEDA業界か Cadence幹部の見解
AI（人工知能）や半導体などの分野に積極的に投資している中国。Cadence Design Systemsの経営幹部は、中国が次に狙っているのはEDA業界ではないかとの見方を示している。
Cadenceとimecが3nmチップを開発中、18年中にも完成
imecとCadence Design Systemsが、3nmプロセスを適用したチップの開発を進めている。早ければ2018年後半にも開発が完了する見込みだとしている。
Samsung、EUV適用7nmチップ開発を加速
ファウンドリーの間で現在、EUV（極端紫外線）リソグラフィを使用した業界初となる半導体チップを実現すべく、競争が繰り広げられている。Samsung Electronics（以下、Samsung）は、「EUVリソグラフィを適用した複数の7nmプロセスチップをテープアウトした」と発表した。