PALTEK、エッジAI向けハードIPのEdgeCortixと提携：FPGAでエッジAI領域の低電力化を

PALTEKは、EdgeCortixと販売代理店契約を結んだ。ザイリンクス製アクセラレーターカードに、EdgeCortixが開発したエッジデバイス用推論プロセッサ向けハードウェアIPを実装し、省スペースや低電力化を必要にするエッジAI用途に提案していく。

[馬本隆綱，EE Times Japan]

自動運転やロボット、スマートシティーなどの用途に提案

　PALTEKは2021年2月、EdgeCortixと販売代理店契約を結んだ。ザイリンクス製アクセラレーターカードに、EdgeCortixが開発したエッジデバイス用推論プロセッサ向けハードウェアIPを実装し、省スペースや低電力化を必要にするエッジAI用途に提案していく。

　EdgeCortixは、低遅延でエネルギー効率に優れたエッジデバイス向け深層学習推論プロセッサ用ハードウェアIP「Dynamic Neural Accelerator」や、システムソフトウェアなどを開発している。

　PALTEKは、このDynamic Neural Acceleratorをザイリンクス製FPGAが搭載されたアクセラレーターカード「Alveo U50」に実装。エッジAIソリューションとして自動運転やロボット、スマートシティー、ドローン、インダストリー4.0といった用途に提案していく。

EdgeCortixのIPコアを実装したザイリンクス製アクセラレーターカード「Alveo U50／U50LV」上で、フルHD解像度の推論を実行するためのシステム例 出典：PALTEK

　Dynamic Neural Acceleratorの新製品「DNA-F200」は、FPGA上でディープニューラルネットワーク（DNN）推論を高速処理するのに適したIPコアである。HBM（High Bandwidth Memory）に対応するザイリンクス製Alveo U50／U50LV適応型アクセラレーターカード用に設計されているという。

　命令セットはINT8ビットバッチサイズ1の推論用に最適化されており、「ResNet」や「YOLO」「SSD」「MobileNet」「FPN」「MonoDepth」など、主要な畳み込みニューラルネットワークに対応している。推論性能は3.7TOPS（300MHz動作時）である。

　EdgeCortixは、独自のコンパイラ「MERA」やDNA-F200ビットストリームも提供する。これらを用い、PyTorchやTensorFlow Liteといったフレームワークで開発されたディープニューラルネットワークを、比較的容易にFPGAへ配置することができる。

　MERAを用いると、CPUやGPU向けに設計されたネットワークをINT8ビットに量子化し、Alveoに実装されたDNA IP上で最適に実行できるという。MERAには、シミュレーターとインタープリタも組み込まれている。このため、コンパイルした後に、サイクル精度のパフォーマンスシミュレーションをしたり、INT8ビットの量子化がネットワークの精度に与える影響を定量化したりすることが可能である。