TSMCが次世代ロードマップ公表 A13／A12を29年投入へ：パッケージング戦略も提示（1/2 ページ）

TSMCは、次世代プロセスおよび先進パッケージング技術のロードマップを明らかにした。1.4nm世代の「A14」やその派生プロセス、2nm派生「N2U」に加え、フォトニクス技術や大規模集積を実現するパッケージング戦略を提示。AIデータセンター向けの性能向上と電力効率改善を狙う。

[Alan Patterson，EE Times]

　TSMCは、次世代プロセスおよび先進パッケージング技術に関するロードマップの概要を明らかにした。これは、AIデータセンターにおける消費電力削減とレイテンシ低減を実現するフォトニクスソリューションを含むものだ。

A14派生「A13」「A12」、29年に生産開始

　TSMCのシニアバイスプレジデントを務めるKevin Zhang氏は2026年4月22日（米国時間）、米国カリフォルニア州を皮切りに世界各地で開催されるTSMCの年次技術シンポジウムの開幕を前に、記者やアナリストに向けて説明を行った。

　同社は、2028年に生産開始予定の1.4nm世代のGAA（Gate All Around）プロセス「A14」と、その2つの派生製品を発表した。これは、AIデータセンターやエッジデバイス向けに設計されたものだ。2029年に、A14の派生となる「A13」と「A12」の生産を開始する。A13では、A14に比べてチップサイズを約6％削減するという。

　TSMCはまた、世界最先端の2nmプロセスの派生版である「N2U」を2028年に生産開始することも発表した。N2Uは、消費電力を最大10％削減するという。

　TSMCは、AIチップ需要の急増への対応に努めている。AIチップの需要拡大によって半導体生産額は「2030年までに1兆米ドルに達する」という従来の予想を上回る見通しだ。Zhang氏によると、半導体産業は2026年、すでに1兆米ドルの大台を突破するという。

　Zhang氏は「2030年までに、市場全体の売上高は1兆5000億米ドルを超えると予測している。その最大の要因となるのは高性能コンピューティングとAIで、全体の55％以上を占めることになるだろう」と述べている。

TSMCの先進パッケージング技術が「ムーアの法則を復活させる」？

　カナダの調査会社であるTechInsightsのバイスチェアマンを務めるDan Hutcheson氏によると、メモリとロジックチップレットを単一の高性能パッケージに統合する先進パッケージングに関するTSMCのコメントは、特に注目に値するものだったという。

　Hutcheson氏は米国EE Timesのインタビューに対し「TSMCの集積密度の向上は、ムーアの法則を復活させるものになりうると考えている」と語った。「Intelの創業者であるGordon Moore氏は1965年に発表した論文で、チップの集積密度が18〜24カ月で倍増するという経験則を唱えていた。TSMCは2024年から2026年にかけて、それを実現した。これは、A13における6％のリソグラフィ密度の向上と相まって、先進パッケージングがリソグラフィに代わる密度向上の鍵になりつつあることを示している」（Hutcheson氏）

　現時点では、TSMCは世界最先端となる2nm以下の微細プロセスノードでのチップ製造において、ASMLの最先端の高NA（開口数）EUVリソグラフィ装置を用いていない。Intelは高NA EUV装置を採用しているが、先進ノードでは依然としてTSMCに後れを取っている。

　Zhang氏は「TSMCの研究開発チームには驚嘆している。高NA装置を使用せずに技術の微細化を進める方法を模索し続けている。いつかは高NA装置を使用せざるを得なくなるかもしれないが、現時点では、A14やA13といった技術を用いることで現行のEUV装置を活用できているので、非常に高額な高NAに移行する必要はない」と述べている。

　TSMCは、7nmから2nmまでの最先端ノードチップを製造するための方法として、既存のASMLの低NA装置をベースに、自社のマルチパターニングのノウハウを適用。これによって高額な高NA装置の導入を回避してきた。台湾の市場調査会社TrendForceによると、高NA EUV装置1台あたりの価格は約3億8000万米ドルにも達するという。

　Hutcheson氏は「TSMCが高NA EUV装置の導入を計画していないのは、驚くことではない。同社が現在直面している問題は、露光フィールドを半分に縮小することへの顧客の反発だ。これは、密度向上の鍵を握るのが、リソグラフィではなく先進パッケージングになりつつあることを示す、もう1つの兆候だ。少なくとも、マスク業界がより大型のレチクルを開発できるようになるまでは続くだろう」と述べる。

　リソグラフィ装置が1回の露光で処理できる面積は、レチクルのサイズによって制限される。AIチップメーカーは、複数のチップレットを1つの3次元（3D）パッケージに統合することで、この制限を克服しなければならないという状況に追い込まれている。

　TSMCがライバルであるIntelと比べて不利とされているのが、GAAチップに裏面電源供給がないことだ。TSMCが裏面電源供給技術「Super Power Rail（SPR）」を適用するのは、2027年以降のA16プロセスになるとみられる。一方、Intelは2024年に、業界に先駆けて裏面電源供給による生産を開始している。