IBMが0.7nm世代の半導体技術発表、5年後実用化目指す：0.1nm世代までの道拓く（1/2 ページ）

IBMが、「世界初」（同社）となる1nm未満（0.7nm）世代の半導体プロセス技術を発表した。IBMのパートナー企業による初期生産は5年後を見込んでいる。

[Alan Patterson，EE Times]

　IBMは2026年6月25日（米国時間）、「世界初」（同社）となる1nm未満（0.7nm）世代の半導体プロセス技術を発表した。IBMのパートナー企業による初期生産は5年後を見込んでいる。

［クリックで拡大］ 出所：IBM

　同社によれば、新たな「Nanostack（ナノスタック）」技術では、爪ほどのサイズのチップ上に約1000億個のトランジスタを集積できる。これは2021年に発表した初の2nm世代ナノシートデバイスの約2倍の集積密度に相当するという。このナノシートデバイスは現在、半導体業界に革命をもたらしている。IBMはこのナノスタックも同様のインパクトをもたらすと期待している。

　IBMでグローバル半導体研究開発担当バイスプレジデントを務めるHuiming Bu氏はオンライン説明会において「ナノスタックは単一のイノベーションではない。今後10年間にわたるさらなる微細化を可能にするデバイスプラットフォームだ。5年以内の量産に向けて準備を進めていく」と語った。

ナノシート技術を発展、2枚のシートを積層

　IBMの3D ナノスタックアーキテクチャは、現在TSMC、Samsung Electronics（以下、Samsung）、Intelなどが3nm／2nm世代で量産を進めているナノシート技術を発展させたものだ。IBMは、日本のRapidusと直接協力し、2027年から2nmナノシートプロセスの量産開始を目指している。

　ナノスタックは、2枚のナノシートを積み重ねた構造で、各ナノシートに2つのトランジスタが組み込まれている。ナノシートの高さは約5nmで、これはシリコン原子15個分の高さに相当する。上下2枚のナノシート間隔は9nmだ。

［クリックで拡大］ 出所：IBM

　IBMは、このナノスタック技術をRapidusやSamsungなどの製造パートナーへ提供するかどうかについては、まだ決定していない。

　IBM ResearchディレクターのJay Gambetta氏は「まずはRapidusが2nmプロセスでの製造体制を構築し、生産規模を拡大できることを確実にする必要がある。われわれは、その実現に向けて全力で取り組んでいる」と語った。

SRAMの微細化を加速、40％のスケーリング実現

　IBMは、新技術がロジック回路だけでなく、SRAMの微細化にも貢献すると期待している。近年、先端ノードにおけるSRAMの微細化は困難になっていて、大量のデータを扱うAIプロセッサにとって大きな課題となっている。レイテンシの低減や消費電力の抑制にも影響し、『メモリの壁』と呼ばれる問題を引き起こしている。プロセッサがメモリのデータ供給速度はるかに上回る速度で演算することで、演算器がデータ待ちとなり性能を十分発揮できなくなるのだ。

　Gambetta氏は「2nmプロセス技術と比べ、SRAMのスケーリングにおいて40％の改善を実証した。これは業界でも何十年目にしてこなかった飛躍的な成果だ。AIチップでは、能力向上を図るためにSRAMをより多く採用している例が数多くある」と語った。

　そうしたアプローチを採用しているチップ設計企業の1社がTenstorrentだ。同社は最近「Galaxy Blackhole」プロセッサを発表した。

　データセンター事業者CirrascaleのCEOであるDave Driggers氏は米国EE Timesに対し「Jim Keller氏が率いるTenstorrentは、GDDRや広帯域メモリ（HBM）だけに依存せず、大量のSRAMを活用する全く新しいプロセッサを設計した」と語る。

　Cirrascaleによると、Tenstorrentのチップは、主要なGPU代替製品に比べてコストをほぼ半減させながら、エンタープライズ規模のAIパフォーマンスを実現するという。