IBM社、グラフェンFETにバンドギャップを持たせることに成功：プロセス技術 グラフェン

炭素原子が平面上に結合したグラフェンはキャリア移動度がSiよりも高く、高性能FETを設計できる可能性がある。しかし、バンドギャップが存在しないために、オン/オフ比が10未満とかなり低かった。

[R. Colin Johnson，EE Times]

　米IBM社の研究部門は、グラフェンを組み込んだFET（電界効果トランジスタ）にバンドギャップを持たせることに成功したと発表した（図1）。グラフェンとは、C（炭素）原子が平面状に結合した分子である。

　同社によると、FETをデュアルゲートの2層構造にすることで、バンドギャップを持たせることに成功した。この結果、グラフェンFETの実用化にメドが立ったとしている。そして、グラフェンFETがいつの日かCMOSのライバルになることを実証できたという。

　同社のフェローで、C材料の研究開発を統括するPhaedon Avouris氏は、「多くの半導体部品ではバンドキャップは必要不可欠だが、もともとグラフェンはバンドギャップを持たない。しかし、われわれは2層構造のグラフェンFETを試作し、最大で130meV（ミリ電子ボルト）のバンドギャップを持たせることを可能にした。さらに大きなバンドギャップを持つグラフェンFETも実現できるだろう」と述べた。なお、Si（シリコン）のバンドギャップは約1.5eVである。

図1　グラフェンを利用したトランジスタの構造　米IBM社が試作し、バンドギャップを持たせることに成功した。

　Avouris氏は、今回の開発が、光検出器やイメージング素子などの光エレクトロニクス分野に向けた部品にグラフェンを適用する可能性を開くという。

　グラフェンは、キャリア移動度がSiよりも高いが、バンドギャップが存在しない。このためSiのFETが何百もの電流オン/オフ比を示す一方で、グラフェンFETの電流オン/オフ比はかなり低く、通常は10未満だった。今回、IBM社は、試作したグラフェンFETをデュアルゲートで2層構造とすることで、室温状態で100の電流オン/オフ比、冷却した状態で2000の電流オン/オフ比を得たとしている。

　今回の開発成功の鍵は、高誘電率（high-k）ゲート絶縁膜とグラフェンFETのチャネルの間をポリマー材料で絶縁したことにある。以前IBM社は、グラフェンFETを2層構造にすることでノイズレベルを抑えることに成功したことを発表していた。そして、今回はポリマー材料を使って、高誘電率ゲート絶縁膜とグラフェンFETのチャネルを絶縁することに成功した。ポリマー材料の採用で、グラフェンと直接接触している酸化膜内の不純物イオンが引き起こす電子散乱が減り、グラフェンFETの電流オン/オフ比が高まったわけだ。

　今後IBM社は、絶縁膜を薄くするなど最適な設計を模索し、高い電界の実現やバンドギャップの拡張、グラフェンFETのオン/オフ電流比の改善などを目指す計画である。

【翻訳　大山博、編集　EE Times Japan】

原文へのリンク