ケイデンスとライバル陣営、半導体プロセス設計キットめぐり論争が勃発：プロセス技術

[Mark LaPedus，EE Times]

　EDAツールベンダーであるケイデンス・デザイン・システムズと、同社のライバル企業らが結成したプロセスデザインキット（PDK）の開発グループとの間で論争が起こっている。PDKとは、特定の半導体プロセスで回路を設計する際に使う設計情報ファイル群をまとめたもので、通常は半導体ファウンドリがユーザーである半導体ベンダーに提供するものだ。

　EDAツールベンダーや半導体ファウンドリ企業が結成した業界団体「Interoperable PDK Libraries（IPL）」は、ケイデンスが不当な行為を行っていると主張する。IPLは「ケイデンスはIPL技術に関して不当なメッセージを表示している」と訴えているが、ケイデンスはIPLの訴えに耳を貸さず、その行為が正当だと主張している。

　IPLは2010年2月に、相互運用可能（EDAベンダーを問わずに利用可能）だとするプロセスデザインキット「iPDK」のオープンスタンダードを発表した。IPLはこれがアナログ/ミックスドシグナル設計のコスト削減に寄与すると主張している。このオープンスタンダードは、IPLの創立メンバーの一社であるレイアウトツール・ベンダーのCiranovaが開発した「PyCell Studio」のP-Cell（パラメタライズドセル）ライブラリを推奨する。

　PyCell技術は、ケイデンスのインプリメンテーション向けツール「Virtuoso」に対抗する技術である。ケイデンスのP-Cellライブラリは、同社独自の言語「SKILL」で記述する。

　IPLが問題だと主張しているのは、エンドユーザーが自社のVirtuoso環境でiPDKを呼び出すと、「WARNING* (DB-220704):The usage of non-SKILL Pcells in Virtuoso is not a supported feature（Virtuosoは、SKILLで記述されていないP-Cellの使用をサポートしていません）」という警告メッセージが自動的にポップアップ表示されることだ。

　IPLはケイデンスのこの行為は問題があると主張し、ケイデンスにメッセージの表示を止めるように要求している。

　IPLアライアンスは2007年に、 アプライドウェーブリサーチ（AWR）、Ciranova、スプリングソフト（SpringSoft）、シリコンナビゲーター（Silicon Navigator）、シノプシスの5社を創立メンバーとして設立され、メンター・グラフィックスとパルシック（Pulsic）がサポートメンバーとして参加している。近年、TSMC（Taiwan Semiconductor Manufacturing Company）と、ヘリック（Helic）、ジーダット、マグマ・デザイン・オートメーション、マイクロマジック（Micro Magic）、ビラージロジック（Virage Logic）も加盟した。さらに、アルテラ、LFoundry（Landshut Silicon Foundry）、STマイクロエレクトロニクス、TowerJazzなども、最近メンバーに加わった。

　ケイデンスは2010年8月には、この警告メッセージに関するコメントを拒否していたが、最近になってIPL陣営の訴えに対する回答を示した。

　ケイデンスでプロダクトマーケティングディレクタを務めるSteve Lewis氏は、「警告メッセージの表示は正当だ。当社は、SKILL言語に基づいてVirtuosoを利用するユーザーをサポートしていく」と述べた。

　しかし、Virtuosoユーザーの中には、Virtuosoを利用しながらもSLILL言語を使わないというユーザーもいる。例えば、ケイデンスのVirtuosoとCiranovaのPyCell Studioを組み合わせて使うというユーザーだ。

　この場合、ケイデンスはこうした「ハイブリッド手法」を止めさせることはできない。ただしケイデンスは、こうした使用に対して「独自の責任においてご使用ください。当社は結果を保証しません」と警告している。

　ケイデンスのLewis氏は、「当社はPyCellをサポートしない」と述べ、ケイデンスがハイブリッド手法に対するサポートを行わないと表明している。同社は「PyCellを使用する場合には、Virtuosoの動作を保証できない」と主張する。

　ユーザーがIPLの技術を利用する場合も、これと同じ論理が適用されることになる。つまりケイデンスはIPLのiPDKの使用を止めさせることはできないが、VirtuosoとPyCellを併用するユーザーに対してはサポートを提供できないと警告する意向を示している。

　その場合ケイデンスは、ユーザーに警告メッセージを表示するだけだとLewis氏は言う。同氏は、「PyCellではなく、SKILLこそがVirtuosoに最適化された言語だ」と強調した。同氏はさらに、「当社は、PyCellがPDKにとって正しい方向だとは考えていない」と付け加えた。

　ケイデンスも当然ながら、インプリメンテーション向けツール市場で同社が築き上げたVirtuosoの巨大なインストールベース（導入実績）を守ろうとしている。IPLは、ケイデンスのカスタムLSI向けEDAツールの地位を脅かしており、IPLは「だからこそケイデンスは不当な行為におよんでいる」と主張する。

　この議論とは別にIPLは、PyCellに基づく同アライアンスの技術がアナログ設計においてSKILL言語よりも高速かつ優れていると主張している。シノプシスのストラテジックアライアンスマネジャーで、IPLアライアンスのプレジデントを務めるJingwen Yuan氏は、同アライアンスの位置付けを繰り返し強調し、次のような声明を発表した。

　「IPLアライアンスのメンバー企業と、iPDKを利用するその顧客は、ケイデンスのVirtuosoが『非SKILLのP-Cellはサポートしていない』という趣旨の警告メッセージを表示していると報告している。この警告メッセージは、VirtuosoのバージョンIC6.1.3が最初にリリースされたときから表示されるようになった。われわれは、これはミスリード（誤った誘導）だと考えている。当アライアンスのメンバーとその顧客は、すべてのiPDKがケイデンスのVirtuosoのバージョン6.xで機能することを厳格なテストで検証した。iPDKに収録されたPython記述のP-Cell（PyCell）は、ケイデンスのSKILLで記述されたP-Cellが使っているのと同じ、OpenAccessのP-Cellプラグインの仕組みを利用しており、完全な相互運用が可能だ。PyCellは、VirtuosoやCustom Designer、Titan、Lakerの各ツールで正しく機能し、（SKILLベースのP-Cellと）同じ結果が得られる」（IPLアライアンスのYuan氏）。