半導体メーカー6社が、SEMATECHのシリコン貫通電極の研究プログラムに参加：実装技術

台湾のAdvanced Semiconductor Engineering（ASE）とAltera、Analog Devices、LSI、ON Semiconductor、Qualcommがシリコン貫通電極の研究開発に加わった。既存メンバーであるIBMやIntel、Samsung Electronicsなどの企業と共同で取り組む。

[Peter Clarke，EE Times]

　半導体関連の研究開発コンソーシアムであるSEMATECHは、State University of New YorkのAlbany校に設置された研究施設「College of Nanoscale Science and Engineering（CNSE）」を拠点とする3次元チッププログラムに、半導体メーカー6社が新たに参加したと発表した。

　この6社とは、台湾のAdvanced Semiconductor Engineering（ASE）とAltera、Analog Devices、LSI、ON Semiconductor、Qualcommである。これらの企業は、既存メンバーであるGLOBALFOUNDRIESやHewlett-Packard（HP）、Hynix Semiconductor、IBM、Intel、Samsung Electronics、UMC（United Microelectronics Corporation）などとともに、シリコン貫通電極（TSV：Through Silicon Vias）による3次元積層技術の実現に向けて、さまざまなイニシアチブに参加していく。

　ただ、世界最大手のファウンドリ企業であるTSMC（Taiwan Semiconductor manufacturing Company）と、東芝が不参加であるという点に注目する必要がある。

　メンバー企業は共同で、3次元積層技術の統合に向けて、EDAソフトウェアツールや適切な試験用チップなどの定義に取り組んでいく。

　SEMATECHのプレジデント兼CEO（最高経営責任者）を務めるダン・アームブラスト（Dan Armbrust）氏は、発表資料の中で、「これまで長年にわたり、3次元積層技術に関する研究を続けてきた。SEMATECHが指揮を執り進めてきたイニシアチブでは、標準化が不十分であるがために生じたさまざまな課題に対応するためのソリューションを実現すべく取り組んでいる。今回、パートナーシップをさらに拡大して強化することができ、とてもうれしく思う」と述べている。

　SEMATECHは2010年12月に、米国半導体工業会（SIA：Semiconductor Industry Association）と、米国の半導体研究コンソーシアム「Semiconductor Research Corporation（SRC）」と共同で、この3次元チッププログラムを立ち上げた。検査や計測技術、マイクロバンピング、ボンディング、薄ウエハー、ダイの処理など、重要な領域における標準規格を設定する上で必要な技術や指標の開発に重点的に取り組んでいる。

　同プログラムへの参加は、世界的に広く門戸が開いている。ファブレスやファブライト（fab-lite）、垂直統合型半導体メーカー（IDM）、半導体組立検査受託会社（OSAT：Outsourced Semiconductor Assembly and Test）、EDA処理ツールサプライヤ、材料サプライヤなどが参加可能だ。参加メンバーは、世界各国のさまざまな企業やコンソーシアム、大学、国立研究所、学会などと連携しながらプログラムを進めていく。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク