ARMから見た7nm CMOS時代のCPU設計（18）〜壁に突き当たるリソグラフィ技術：福田昭のデバイス通信（29）（1/2 ページ）

プロセスルールの微細化において最も困難な課題は、リソグラフィ技術にある。7nm世代の半導体を量産するためのリソグラフィ技術は、いまだに確定していない。現在のところ、解決策としては、従来のArF液浸リソグラフィ技術の改善か、EUV（極端紫外光）リソグラフィ技術の開発が挙げられている。

[福田昭，EE Times Japan]

リソグラフィ技術が微細化を制約へ

　将来のシリコン世代である7nm世代にしろ、5nm世代にしろ、MOSトランジスタが動作することはあらかじめ分かっている。性能を問題にしなければ、14/16nm世代のFinFETをそのまま縮小してもトランジスタとして動作するだろう。

　最も困難な課題はトランジスタではない。微細加工技術、それもリソグラフィ技術にある。7nm世代の半導体を量産するためのリソグラフィ技術が、いまだに確定していないのだ。

　今のところ、道筋は2つある。1つは従来技術の改善で、もう1つはまったく新しい技術の導入である。

　従来技術とは、ArFエキシマレーザーを光源とし、対物レンズとシリコンウエハー表面の間に液体（純水）を挟み込むことで解像度を高めたリソグラフィ技術である。「ArF液浸リソグラフィ」と呼ばれている。ArFエキシマレーザーの光波長（λ）は193nmである。リソグラフィの解像度（最小解像寸法R）は光波長に比例し、光学系の開口数（NA）に反比例する。またプロセスに依存する係数（kファクタ）に比例する。まとめると、

R＝kλ/（NA）

となる。kファクタは原則として0.25が最小値なので、解像度を高める（Rを小さくする）には、波長（λ）を短くするか、あるいは、開口数（NA）を大きくするしかない。ここでNAを実効的に高める手法が、液浸技術である。純水の大気中における屈折率は1.44とかなり高いので、大気中（あるいは窒素といった不活性ガス中）に比べると、NAを実効的に高められる。ちなみにNAは

NA＝n×sinθ

である。nは媒体の屈折率、θは光の入射角である。ここで仮にkを0.25、nを1.44、NAを1.38とするとRは34nmとなり、光波長よりもはるかに短い寸法を解像可能なことが分かる。

マルチパターニング技術の長所と短所

　さらに短い寸法を加工するときには現在、ダブルパターニング技術が実用に使われている。ダブルパターニングとは、露光あるいはエッチングを工夫することで、解像度を2倍に高める手法である。先ほどの例にダブルパターニングを導入すれば、17nmと微細な寸法を加工できるようになる。

　解像度をさらに高めるには、露光あるいはエッチングの回数を増やす。トリプルパターニングでは、加工寸法は元の3分の1、解像度は3倍に高められる。ちなみに7nm世代では、解像度を4倍に高める「クオドパターニング（Quadruple Patterning）」技術が必要になるとARMは考えている。先ほどの例で考えると、クオドパターニングによって解像度は約8.5nmになる。

　これらのパターニングを繰り返す手法をひとまとめにして「マルチパターニング」技術と呼ぶことが少なくない。マルチパターニングは解像度を上げる方法としては比較的簡便なのだが、問題は少なくない。最大の問題はスループットの急激な低下、言い換えると製造コストの急激な上昇である。全体から見るとマルチパターニングを採用しているのは一部の工程だけなのだが、それでも全体のスループットに与える影響は無視できない。