ナノワイヤと非シリコン材料で「ムーアの限界」を突破：福田昭のデバイス通信 IEDM 2015プレビュー（6）（2/3 ページ）

» 2015年11月13日 10時30分公開

[福田昭，EE Times Japan]

トランジスタの3次元構造を原子レベルで把握

　セッション14（キャラクタライゼーション、信頼性、歩留まり）のテーマは、「フラッシュと新規デバイスのキャラクタライゼーションと信頼性」である。最先端デバイスの特性を解析した研究成果の発表が相次ぐ。

　ベルギーのimecは、サブ10nmと微細なFinFETのキャリア分布を3次元的に捉える手法を開発した（講演番号14.1）。走査型広がり抵抗顕微鏡（SSRM）を改良した観察手法である。空間分解能は1nmに達する。

　米国のThe Pennsylvania State UniversityとUniversity of California, Santa Barbara、IntelとインドIIT Bombayで構成される共同研究チームは、ヘテロ接合トンネルFETの3次元構造を原子オーダーで解析する手法を報告する（講演番号14.2）。GaAs0.4Sb0.6/In0.65 Ga0.35Asヘテロ接合トンネルFETのトンネル接合の急しゅん性と、ソースの不純物濃度分布のランダムばらつきを推定した。分解能は2.4nmである。さらに、HfO₂、HfO₂-ZrO₂、ZrO₂といった高誘電体ゲート膜のPBTI特性を評価した。