メディア
ニュース
» 2016年02月02日 17時20分 公開

自動運転向けの故障検出機能、16nmの9コアSoCにルネサスが「ISSCC 2016」で発表(2/2 ページ)

[村尾麻悠子,EE Times Japan]
前のページへ 1|2       

機能ブロック別のセルフテストが可能に

セルフテスト機構のブロック図 セルフテスト機構のブロック図。図版中の「BIST」は、「ビルトイン・セルフテスト(Built-In Self Test)」で、「B」はBIST用コントローラを指している(クリックで拡大) 出典:ルネサス

 まず、CPU/GPUの機能ブロック別にセルフテスト機構を実装し、それらの機構を統合制御するコントローラも実装することで、機能ブロック別のセルフテストや、1種類のテストを複数回に分割して実行する機能を開発した。

 これにより、4つのCPUで構成されるCPUクラスタのうち、特定のCPUのみセルフテストを実行し、あとの3つのCPUでプログラムを実行する、といったことができる。


時分割でテストする 各ブロックが時間をずらして別々にテストを実行し、CPUが処理できない時間を最小にする(クリックで拡大) 出典:ルネサス

 特定のCPU/GPUで実行するセルフテストを複数回に時分割することで、例えば音声処理に求められる処理中断時間2ミリ秒以下という要求に対応することが可能になったという。

 このように、安全機能の中断時間を最小化することで、大規模SoCにおいても、機能安全規格「ISO 26262 ASIL B」で要求される診断カバー率(Diagnostic Coverage)を実現できるとしている。

瞬間的な電圧降下を予測

 ハードウェア障害を抑止する機構については、次の3つを開発した。

1)電圧検知機構:電圧差によって伝搬時間が変化する可変遅延回路と、基準クロックとの時間差をデジタル値に変換する変換器を組み合わせたもの。2GHzで動作する

2)電圧降下予測機構:電圧検知機構で得た情報を基に、4サイクル先の電圧値を予測。予測値が、あらかじめ設定しておいた閾値を下回る場合は、3)の高機能クロック制御機構に制御を要求する

3)高機能クロック制御機構:クロックゲーティング回路とクロック分周器を組み合わせ、2)の制御要求が届いたら、即座に制御対象へのクロック供給を停止して、電圧降下を抑止する。クロック供給停止後は、停止前よりも低い周波数から、1/32ステップで周波数を回復させることで、クロック供給の再開に伴う電圧降下を最小限に抑える

 これらの3つの機構を組み合わせることで、瞬間的な電圧降下を事前に検知し、それによって生じるハードウェア障害を抑止することが可能になったという。

電圧降下の発生メカニズム電圧降下を予測 左=電圧降下は、回路の活性化率が高くなった瞬間に発生する。電圧降下が閾値を下回ると、故障(Fault)となる/右=電圧降下を予測してクロックを制御する。クロック供給を停止した場合は、1/32ステップずつ周波数を戻していく(クリックで拡大) 出典:ルネサス
前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.