メディア

3D NANDフラッシュの競争は激化へ：Micronが「ISSCC 2016」で768Gビット品を発表（3/3 ページ）

» 2016年02月09日 14時00分公開

どのNANDフラッシュが普及するかは、まだ不明

　アナリストのHandy氏は、「Samsungの製品も含め、どのNANDフラッシュが今後2年間で広く普及するのかを判断するには、まだ時期尚早ではないだろうか。これまで、チャージトラップ方式を採用したNANDフラッシュの製造を製造を長期間にわたって成功させているのは、Spansionだけだ。同社の出荷量（ビット換算）全体に占めるチャージトラップ方式の割合は、80％を超える」と述べている。

　同氏は、「Micron製品のメモリ密度と、既存のプレーナ型NANDフラッシュのメモリ密度の比率は4対1であることから、Micronには、新製品の開発に多額の資金を投じても利益を生み出す余裕があるといえる。ただし、新工場の設立に相当するような投資が必要になる可能性もある」と述べる。

　さらに同氏は、「Micron製品は、メモリアレイの下に制御回路を実装するという、Matrix Semiconductorが数年前に開発した技術を用いることで高密度を実現している。Matrix Semiconductorのこの技術は、SanDiskをはじめとする数社の企業によって採用されている」と付け加えた。

　Harari氏は、「Micronは、このようなチップの開発を積極的に進めている。利益を生み出せるかどうかは別問題としているようだ」とみている。

まずは32層で解決法を見つける

　同氏は、インターコネクトの点で課題を抱えるSamsungについて、「Samsungが考えている技術を実装するのは難しい。だが、3Dの優れた点は、32層の積層がうまくいく方法をいったん見つければ、それを応用して64層にも128層にも積層できるところだ。ただし、もちろん投資は増えるだろう」と付け加えている。

【翻訳：田中留美、滝本麻貴、編集：EE Times Japan】

原文へのリンク

PCIe SSDの性能を引き出す「NVMe」
今回はNVMe（Non-Volatile Memory Express）を紹介する。NVMeはストレージ向けのホスト・コントローラ・インタフェースの1つで、PCIe（PCI Express）インタフェースを備えた高速のSSDを対象にした規格仕様である。
IEDMで発表されていた3D XPointの基本技術（前編）
米国で開催された「ISS（Industry Strategy Symposium）」において、IntelとMicron Technologyが共同開発した次世代メモリ技術「3D XPoint」の要素技術の一部が明らかになった。カルコゲナイド材料と「Ovonyx」のスイッチを使用しているというのである。この2つについては、長い研究開発の歴史がある。前後編の2回に分けて、これらの要素技術について解説しよう。
東芝、3D NAND製造用に四日市工場の敷地を拡張
東芝は、3次元NAND型フラッシュメモリの製造に向け、四日市工場の敷地を拡張すべく、同工場の隣接地を取得すると発表した。
産総研、TMR素子の記憶安定性を約2倍に向上
産業技術総合研究所（産総研）の薬師寺啓氏は、スピントルク書込型磁気ランダムアクセスメモリ（STT-MRAM）に用いられる垂直磁化トンネル磁気抵抗（TMR）素子の記憶安定性を従来の2倍に向上させることに成功した。素子サイズが20nm以下の大容量SST-MRAMを実現することが可能となる。