ISS 2017で語られた半導体技術の今後（前編）：専門家が見解を披露（3/3 ページ）

» 2017年01月19日 11時30分公開

#CmsMembersControl .CmsMembersControlIn {width:100%;background:url(https://image.itmedia.co.jp/images/spacer.gif) #DDD;opacity:0.05;filter:progid:DXImageTransform.Microsoft.Alpha(Enabled=1,Style=0,Opacity=5);z-index:1;}

続きを閲覧するには、ブラウザの JavaScript の設定を有効にする必要があります。

原文へのリンク

GFの7nm FinFETプロセス、2018年にも製造開始へ
GLOBALFOUNDRIES（GF）が、7nm FinFETプロセスの開発計画を発表した。2018年後半には同プロセスでの製造を開始する予定だという。さらに、同じく2018年には、22nm FD-SOI（完全空乏型シリコン・オン・インシュレーター）プロセスで製造するチップにおいて、ギガビット未満の低容量の混載MRAM（磁気抵抗メモリ）をサポートする予定だ。
EUVは、微細化の“万能策”ではない
半導体製造プロセスの微細化を進めるには、EUV（極端紫外線）リソグラフィーが鍵になるといわれている。ばく大な資金が、同技術の開発に投入されているが、その進捗は必ずしも期待通り、予定通りではないようだ。
シーメンスがメンターを45億ドルで買収へ
ドイツSiemens（シーメンス）が、Mentor Graphics（メンター・グラフィックス）を45億米ドルで買収すると発表した。
「SEMICON West 2016」、imecが展望する5nm世代の配線技術（前編）
imceによる、5nm世代のロジック配線プロセスを展望した講演を、前後編の2回にわたりお届けする。前半では、配線抵抗（R）、配線容量（C）、RC積という配線のパラメータの特徴を紹介する。さらに、10nm世代、7nm世代、5nm世代と微細化が進むと、配線抵抗（R）、配線容量（C）、RC積がどのように変化していくかを解説する。