Western Digital(ウエスタンデジタル)は2017年7月24日(米国時間)、64層構造の3D(3次元) NAND型フラッシュメモリ「BiCS3」向けに、1セル当たり4ビット(X4)の多値化技術を開発したと発表した。BiCS3 X4技術を用いると、現行のBiCS3 X3技術を適用したフラッシュメモリ製品に比べて、チップ単体の記憶容量を50%増やすことが可能となる。
ウエスタンデジタルは、1セルに2ビット(X2)あるいは3ビット(X3)の情報を記憶するマルチレベルセル(MLC)技術を用いたフラッシュメモリを開発してきた。2017年2月には、BiCS3 X3技術を用いて容量が512Gビットの製品を開発したと発表した。
今回は、2D NAND製品で蓄積したX4技術を、最新のBiCS3に適用した。チップ単体の記憶容量もBiCS3 X3技術では512Gビットだったものが、BiCS3 X4技術を用いることで、768Gビットを実現可能とした。しかも、メモリの性能はほぼ同等だという。
同社は今後、96層BiCS4などの次世代3D NAND製品にもX4技術を採用していく計画である。なお、2017年8月に米国カリフォルニア州サンタクララで開催される「フラッシュメモリサミット」の会場で、BiCS3 X4技術を採用したリムーバブル製品やSSD製品などを公開する予定である。
Copyright © ITmedia, Inc. All Rights Reserved.