最先端プロセスでも歴然の差！ チップ面積は半導体メーカーの実力を映す鏡：この10年で起こったこと、次の10年で起こること（37）（3/3 ページ）

[清水洋治（テカナリエ），EE Times Japan]

先端プロセスでは差が付きにくいとされるが……

　現在のチップ設計は基本的に自動設計ツールを使う。プロセステクノロジーはTSMCやSamsungらのファウンドリーの製造ルールに完全準拠する。そのため、「チップの出来栄えに大きな差は現れにくい」と言われている。しかし、実際には図3のように「同一プロセス世代でも2割も3割もチップ面積に差が生まれている!!」わけだ。チップを開封しない限り明らかにならないことである。

　どちらが優れているか、という点ではほぼ同等の機能を積んでいるので、甲乙はつけがたい。しかし半導体という点だけで見れば、小さい方がコストは安く、さらに歩留まりも良い。さらに小さいチップは内部の配線距離も短くなるので配線容量も小さくなり、信号の損失も確実に削減されることからも、消費電力が小さい場合が多い。また動作周波数も上げやすい（配線距離に依存するケースが多いため）

　このように同等プロセス、同等機能製品ながら2〜3割もの面積差があるという事例はマイコンなどにも多々ある。

　やはりチップを開封して各メーカーの設計インプリメント（インプリ）力を常時掌握しておく必要があるのではないだろうか（各社のインプリ力を明確にするためにも）。プロセスや仕様が同じようなものになりつつある現在、インプリ力の差は半導体メーカーに力の差としてもっとも見えやすいところだからである。

　図4は、2017年発売のApple「iPhone X」（左）と2018年モデル「iPhone XS」（右）のLTEモデムチップの様子だ。

図4：iPhoneX／XSの搭載モデムシリコンサイズ差 （クリックで拡大） 出典：テカナリエレポート

　左はQualcomm製の14nm 世代モデムチップでLTE Cat.16対応。右はIntelの14nm世代モデムチップで LTE Cat.16対応。同じ世代のプロセスを用い、同じCat.16を実現する。IntelのチップはGNSS機能も備えるものの、チップ面積は実にIntelの方が2.5倍も大きい。

　GNSS分を差し引いても、ほぼ2倍のサイズだ。半導体は「誰が作っても同じ」では決してない。メーカーによって今なお、倍半分の差がある世界だ。これがビジネス全体に及ぼす影響は絶大だ。小さいものは取得数が多いからだ。コストに直結する。

　依然としてメーカー間の差は大きい。

　半導体デバイスはシリコンを見て判断することが、今後もますます重要になる。

筆者Profile

清水洋治（しみず　ひろはる）／技術コンサルタント

　ルネサス エレクトロニクスや米国のスタートアップなど半導体メーカーにて2015年まで30年間にわたって半導体開発やマーケット活動に従事した。さまざまな応用の中で求められる半導体について、豊富な知見と経験を持っている。現在は、半導体、基板および、それらを搭載する電気製品、工業製品、装置類などの調査・解析、修復・再生などを手掛けるテカナリエの代表取締役兼上席アナリスト。テカナリエは設計コンサルタントや人材育成なども行っている。