メディア
製造業×スタートアップ 〜革新を生み出す方程式〜
ニュース
» 2022年03月24日 11時30分 公開

エッジAIチップベンチャーのQuadricが2100万ドル調達デンソー子会社主導の資金調達ラウンドで

コンピュータビジョンやAI(人工知能)アクセラレーション向けのアクセラレーターチップ開発を手掛けるスタートアップQuadricは、シリーズB資金調達ラウンドで2100万米ドルを調達した。同ラウンドは、日本のTier1車載部品サプライヤー、デンソーのグループ会社であるNSITEXEが主導し、既存の投資家と共にMegaChipsが追加投資した。Quadricはこれまでに、総額3900万米ドルを調達している。

[Sally Ward-Foxton,EE Times]

 コンピュータビジョンやAI(人工知能)アクセラレーション向けのアクセラレーターチップ開発を手掛けるスタートアップQuadricは、シリーズB資金調達ラウンドで2100万米ドルを調達した。同ラウンドは、日本のTier1車載部品サプライヤー、デンソーのグループ会社であるNSITEXE(エヌエスアイテクス)が主導し、既存の投資家と共にメガチップスが追加投資した。Quadricはこれまでに、総額3900万米ドルを調達している。

 Quadricのチップアーキテクチャは、データフロー型とフォンノイマン型のハイブリッド設計で、AIと、DSP(Digital Signal Processor)や基本線形代数サブプログラム(BLAS)を含む標準的なコンピュータビジョンのワークロードの両方を高速化するように設計されている。エッジデバイスのNPU(ニューラルプロセッシングユニット)と強力なCPUの組み合わせを、アプリケーションパイプライン全体を高速化できる単一のチップに置き換えることを目的としている。

Quadricの「q16」と4Gバイトの外部メモリを搭載したM.2フォーマットの開発キット[クリックで拡大] 出所:Quadric

 同社初のチップとなる「q16」は、「Vortex」コアを256個搭載し、DNN(Deep Neural Network)の推論性能は、INT8精度で4TOPS。ResNet-50のアルゴリズムを使った画像(224画素×224画素)処理では、毎秒200回の推論(INT8精度)を平均2Wの消費電力で実行できるとする。

 デンソーのコーポレートベンチャー担当ディレクターを務めるTony Cannestra氏は、「Quadricのq16プロセッサを評価した結果、多くの種類のアルゴリズムを効率的かつ柔軟に実行できることが分かった。Quadricのプラットフォームは、新しいサービスや製品におけるAIの実現を可能にする。今後もQuadricと密接に連携し、QuadricのIPをデンソーのSoC(System on Chip)製品に統合する計画だ」とコメントしている。

 デンソーは、自社のプロセッサIP(Intellectual Property)と共にQuadricのIPを使用して、ADAS(先進運転支援システム)や自動運転車、スマートセンサー向けの安全ソリューションを開発する計画だとしている。

 Quadricが半導体だけでなくIPも提供することを決めたのは、顧客からの問い合わせに端を発している。

Quadricの共同設立者でCEO(最高経営責任者)のVeerbhan Kheterpal氏 出所:Quadric

 Quadricの共同設立者でCEO(最高経営責任者)を務めるVeerbhan Kheterpal氏は米国EE Timesに対し、「エッジ分野は非常に細分化されており、特にソフトウェア機能を備えた当社の高性能コンピューティング技術のような技術は多くのニーズがある。実際のユースケースでは非常に多くの異なるインタフェースが必要であるため、エッジ向けのあらゆるチップを実際に構築することはできない。IPに対する要望は非常に有機的で、顧客と対話する度に、多くの問い合わせを頂いている」と述べている。

 Quadricは現在、早期アクセス権を持つ顧客に向けてIPを提供しているが、将来的には提供を拡大する計画だという。

 Kheterpal氏は、「シリーズBで調達した資金は市場開拓戦略に注力するために使用し、適切な垂直市場を狙って、より成熟した製品を市場に投入し、幅広い評価を開始する計画だ」と述べている。同社は、q16のソフトウェア強化に取り組んでおり、非最大抑制(物体検出で使用される技術)を含む前処理および後処理機能を追加している。

 同社は、車載用ADAS分野で複数のデザインウィンを獲得しており、現在はエッジコンピューティングと組み込みエッジコンピューティング分野への取り組みを加速している。

第2世代アーキテクチャ開発も

 今回の資金調達は、第2世代アーキテクチャ開発にも充てられる予定で、Kheterpal氏は、「ワットあたりの性能を向上させることができる」と述べている。

 既に計画されていた第1世代「q32」(1024コア搭載)は、2022年10月ごろにテープアウトする予定の第2世代アーキテクチャが適用される。q32にシステムホストプロセッサを追加するためにArmまたはRISC-Vコアを搭載するという選択肢については検討中で、市場の引き合い次第としている。

 q16と4Gバイトの外部メモリを搭載したM.2フォーマットの開発キットは発売中だ。Quadricの第2世代品のサンプルは、2022年末に提供される予定だという。

【翻訳:滝本麻貴、編集:EE Times Japan】

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.