「FinFETの終えん」に備える 今後10年でGAAへの移行が加速？：技術的な課題は山積も（1/2 ページ）

10年以上、先端半導体をけん引してきたFinFETだが、今後は新しいトランジスタ構造であるGAA（Gate-All-Around）への移行が本格化すると考えられる。

[Ellie Gabel，EE Times/EDN]

　FinFETは今から10年以上前に登場し、チップの設計を再定義した。この非プレーナ型トランジスタは、現在も非公式の業界標準とされているが、今後は新しいテクノロジーであるGAA（Gate-All-Around）技術への移行が加速する可能性がある。エレクトロニクスエンジニアは、来るべき変化に備える必要がある。

　FinFETを利用した最初のチップが2011年に登場し、半導体は25nmプロセス以下の領域に足を踏み入れることができた。このアーキテクチャは当時、「ムーアの法則」にとってある種の救いとなった。というのも、プレーナ型トランジスタはリーク電流が大きすぎて、100nm以下のジオメトリでは持続可能ではなかったからだ。

FinFETは、プレーナ型トランジスタに取って代わった［クリックで拡大］ 出所：AnySilicon

　しかし、FinFETは現在、その前身となるプレーナ型技術と同じ問題に直面している。デバイスのフォームファクタが縮小し、性能要求が増大し続けていることから、リーク電力と信号干渉の問題が一般的な障害になりつつあるのだ。このため、半導体業界の多くの主要プレーヤーたちが、代替となるトランジスタアーキテクチャについて検討し始めているところだ。

　FinFETは前身と比べて有用だが、より小さいジオメトリでは電力ルーティングに関する制約が厳しい。エンジニアは通常、この制約を、異なるチャンネル幅とスペーシングで回避している。この戦略は、多くのアプリケーションにおいてうまく対応することができるが、限界がある。

　FinFETでは構造上、各チャンネル間のスペースを十分に確保する必要がある。結果的に、それぞれのフィン間隔は15nm〜20nmであるため、エンジニアはすぐにスケーラビリティの問題に突き当たることになる。そもそもチャンネル数を追加することは、非アクティブな領域を追加するということを意味し、電流ルーティングと物理的なスペースのトレードオフが生じることになる。