メディア

All Programmableデバイス向け開発環境、C/C++でFPGA回路設計も可能にプログラマブルロジック FPGA(1/2 ページ)

ザイリンクスは、All Programmable SoCおよびMPSoC向けの開発環境「SDSoC」を発表した。SDSoCを用いると、FPGAを設計した経験がほとんどない技術者でも、高速化したいC/C++関数を指定するだけで、自動的にハードウェア回路に置き換えることができる。

» 2015年03月11日 10時15分 公開
[馬本隆綱EE Times Japan]

 ザイリンクスは2015年3月10日、All Programmable SoCおよびMPSoC向けの開発環境「SDSoC」を発表した。SDSoCを用いると、FPGAを設計した経験がほとんどない技術者でも、高速化したいC/C++関数を指定するだけで、自動的にハードウェア回路に置き換えることができるため、システム性能に優れたSoC設計が可能となる。

Eclipseベースで

 SDSoCは、C/C++言語でアプリケーションソフトウェアを開発することができるEclipseベースのIDE(統合開発環境)である。一般的なIDEと異なるのは、ARMベースのプロセッシングシステムとFPGAの両方をターゲットにしたコンパイラが用意されている点だ。この他、システムレベルのプロファイリングツールやシステムコネクティビティの自動生成ツールなども備えている。

 SDSoCを用いれば、C/C++言語でシステムレベルのプロファイリングを行うことができる。システムを実装する際に、画像処理など高速化したい関数があれば、開発ツールの画面上でその関数を選択してクリックするだけで、All Programmable SoCおよびMPSoC向けのアクセラレータが自動的に生成され、ハードウェア化できるという。ハードウェアで実行することにより、ソフトウェアで処理する場合に比べて、最大100倍の性能を実現することも可能だ。システムレベルのコネクティビティとメモリインタフェースなども自動で生成される。

プロダクトポートフォリオおよびソリューションマーケティング担当でバイスプレジデントを務めるHugh Durdan氏

 プロダクトポートフォリオおよびソリューションマーケティング担当でバイスプレジデントを務めるHugh Durdan氏は、「最適なインターコネクトなど、SoC統合までのハードウェア設計も含めて自動化されているのがSDSoCの大きな特長だ。従来は設計者の経験や知識に頼っていたハードウェア/ソフトウェアの切り分けとその実装を自動化したことで、開発期間と設計に必要な労力を軽減することができる」と話す。つまり、FPGAなどハードウェア記述言語を用いた設計の知識や経験がないソフトウェア設計者でも、比較的容易にFPGAベースのSoC設計が可能となる。

       1|2 次のページへ

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.