All Programmableデバイス向け開発環境、C/C++でFPGA回路設計も可能に：プログラマブルロジック FPGA（2/2 ページ）

[馬本隆綱，EE Times Japan]

HDLで作成した最適化済みライブラリも活用可能

　また、ザイリンクスやサードパーティーがHDLで作成した最適化済みライブラリ（IPブロック）も活用することができる。これらのライブラリはCコードで呼び出すことができるライブラリへと容易に変換することができ、これを再利用することで開発効率を高めることができる。さらに、ザイリンクスやサードパーティー製の開発プラットフォームを利用すれば、システムアーキテクチャの検討を行うための仕様変更なども短時間で行うことができる。

フルシステム最適化コンパイラによって、C/C++ベースのソフトウェアから、プログラマブルロジックのアクセラレータを短時間で生成することができる （クリックで拡大） 出典：ザイリンクス

　SDSoCは、これまでも提供されてきた、Zynq上で動作するソフトウェアとハードウェアの性能を測定するソフトウェアプロファイリング機能を拡張している。新たに追加されたのはシステム性能全体を短時間に推定する機能である。「システムレベルプロファイリング」と呼ぶこの機能は、ハードウェアで高速処理したい関数を指定することで、SDSoCがC/C++コードを分析して、ソフトウェアサイクル数、データ転送量、アプリケーション全体での速度向上率などを算出することができる。これにより、実行性能を計測しながら、最適なシステム構成を短時間で推定することができる。

ザイリンクスが提供する組み込みソフトウェア開発キット（SDK）とSDSoCが対応する主な機能の比較 （クリックで拡大） 出典：ザイリンクス

　SDSoCについては、既にアーリーアクセスプログラムを実施中で、アーリーアクセス版は同社の販売代理店より入手することが可能である。