中国中堅タブレットにみたIntelの執念：製品分解で探るアジアの新トレンド（1）（2/3 ページ）

[清水洋治（テカナリエ），EE Times Japan]

2端末に共通するIntelのチップセット「SoFIA」

　Intelは中国で採用を勝ち得たチップセットを「SoFIA」と名付け、ファミリー展開を行うことも2014年に発表した。下位機種は今回紹介した2機種などに採用されたたものだ。上位機種にはLTEモデムや高機能のGPUが加わっている。

　通常タブレットやスマートフォンにはチップセットとして4つのチップが提供されている。QualcommやMediaTekでは、

1. プロセッサ（信号処理＋通信処理）
2. Comboチップ：Wi-Fi＋Bluetooth＋GSNN（GPSのような位置情報）
3. 電源IC：プロセッサの電力制御を行うもの
4. RFトランシーバー

をチップセットとして提供している。

　これら4つのチップにタッチパネルコントローラ、3軸加速度センサーなどのセンシング・デバイスを加えればタブレットやスマートフォンがほぼ完成する。もちろん電池やディスプレイ、アンテナなど他にも重要な部品も必要だが……。

　チップセットを構成する「1．」〜「4．」のデバイスは、おおまかには以下に分類される。

1. デジタル
2. デジタル＋アナログ
3. アナログ
4. アナログ

なぜ、チップセットは4チップなのか

　デジタルは文字通りデジタル回路で構成され、CPUやGPU、キャッシュメモリなどで構成されている。

　一方、アナログはLDOやアンプ、フィルター、RF回路などのアナログ回路で構成されている。デジタル回路とアナログ回路には異なる特性（電圧や速度、ノイズ耐性）があるため混在させると、どちらかの性能を劣化させてしまう可能性が高い。したがって多くのメーカーはデジタルとアナログチップを別チップにしてチップセットとして供給するケースが多い。1チップ化する場合でも特性変動が少ないように、必ずといってよいほど、デジタル回路部とアナログ回路部の物理的距離を離したり、アナログ部をシールドして保護したりしている。

　ただ、距離を離したり、シールドしたりするには大きな面積を要してしまうので、1チップ化してもチップ面積を小さくできずに、本末転倒なことになってしまう懸念もある。

　デジタル回路はプロセステクノロジーの進化により、忠実に面積を縮小できる。しかし、アナログ回路の場合にはフィルターを作るにしても容量（すなわち面積）形成には一定の面積が必要になるために、プロセスルールの数字通りに、面積を縮小できない。

　デジタルは例えば40nmプロセスから28nmプロセスと1世代プロセスルールを進めることで、ほぼ半分の面積に集積できるようになる。一方、アナログは2割程度くらいしかチップ面積は縮まない。40nmでデジタル、アナログをワンチップ形成したものに、28nmのプロセスルールを適用すれば、デジタル、アナログで縮小率は異なるため、アンバランスが生じてしまい大規模な再設計が必要になる。そのために、チップセットベンダーは「1．」〜「4．」のチップに分けて構成する。この構成は最新プロセスである14/16nm世代でも堅持している。