メディア

高性能コンピューティング向けの2.nD（2.n次元）パッケージング技術：福田昭のデバイス通信（105） TSMCが解説する最先端パッケージング技術（4）（2/2 ページ）

» 2017年04月21日 11時30分公開

[福田昭，EE Times Japan]

シリコンインターポーザなしではパッケージが反ってしまう

　結論から先に言ってしまうと、数々の試みが現れたにもかかわらず、これまで（2016年後半まで）にシリコンインターポーザ技術、言い換えるとCoWoS技術を置き換えるようなパッケージング技術は、高性能コンピューティング分野では登場していない。ロジックダイとロジックダイを高密度に並べたり、ロジックダイとDRAMモジュール「HBM（High Bandwidth Memory）」を高密度に並べたりする最先端パッケージは、依然としてシリコンインターポーザを必要としている。

　シリコンインターポーザを省くことの弱点は、信頼性と製造歩留まりの低下にある。シリコンの中間基板はパッケージの反りを抑える働きをする。ところが、柔らかでシリコンダイと熱膨張係数の異なる樹脂製のインターポーザでは、反りを抑えることが難しい。インターポーザそのものを省くとなると、さらに厳しい。高性能コンピューティング分野が要求する信頼性を確保することは困難だった。

　なお、最大手の半導体メーカーでファウンドリー事業に力を入れているIntelは、小さなシリコンダイを高密度配線に活用したパッケージング技術「EMIB（Embedded Multi-die Interconnect Bridge）」を開発してきた。自社の高性能マイクロプロセッサに採用するとともに、ファウンドリー事業の一環としてEMIB技術のパッケージングを顧客に提供することを表明している。ただし、今後、EMIB技術がどの程度まで普及するのかは、まだ分からない。

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧

NVIDIAがMOSFETの比例縮小則（デナード則）を解説（前編）
1970年代から1990年代にかけて、半導体集積回路は「デナード・スケーリング」という法則に沿って高密度化と高速化を達成してきた。今回は、デナード・スケーリングの内容と、なぜ1990年代以降は、この法則に沿って微細化を進めることが困難になったのかを説明する。
「SEMICON West 2016」、半導体露光技術の進化を振り返る（前編）
今回から、リソグラフィ技術のセッションの概要を紹介する。まずは、半導体露光技術の進化について解説したい。前半では主に、「コンタクト露光」から始まる等倍露光技術の発展の流れを見てみよう。
二次元半導体、炭素＋窒素＋ホウ素で作る
電子材料として注目を集めるグラフェン。厚みが原子1つしかないため、微細化に役立つ材料だ。ところが、グラフェンには、半導体にならないという欠点がある。これを改善する研究成果が現れた。炭素と窒素、ホウ素を利用して、規則正しい構造を備えた平面状の半導体を合成できた。グラフェンへのドーピングなどでは得られなかった成果だ。
エレクトロニクス産業を動かす“3大潮流”
変化の激しいエレクトロニクス産業の未来をIHS Markit Technologyのアナリストが予測する。連載第1回は、これからのエレクトロニクス産業を動かしていくであろう“3大潮流”を解説する。
創設12年で企業価値1200億円に、クボタの“多角化”を促したベンチャー
今回は、Mycogen（マイコジェン）というバイオ農薬を手掛けたベンチャーを紹介したい。ITやエレクトロニクスの話からは少しそれてしまうが、教訓的な要素を含む、なかなかに興味深い話なので、ぜひここで取り上げておきたい。
SK Hynixが72層256Gb 3D NANDフラッシュを開発
SK Hynixが72層の256ビット3D（3次元）NAND型フラッシュメモリを開発したと発表した。同社は2016年から、36層128Gビット3D NANDフラッシュの発表や、48層256Gビット3D NANDフラッシュの量産開始など、3D NANDフラッシュの開発を加速している。