技術講演の最終日午前（その2）、ついに1Tビットに到達した3D NANDフラッシュ：福田昭のデバイス通信（133） 2月開催予定のISSCC 2018をプレビュー（9）（2/2 ページ）

[福田昭，EE Times Japan]

積層数を96層と高層化した3D NANDフラッシュ技術

　セッション20の「フラッシュメモリ」では、3D（3次元） NANDフラッシュメモリの大容量化技術と高密度化技術が続出する。

　東芝メモリと東芝メモリシステムズ、Western Digitalの共同研究グループは、ワード線の積層数を96層と高密度化した3D NANDフラッシュメモリを発表する（講演番号20.1）。記憶容量は512Gビット、多値記憶方式はTLC（3ビット/セル）である。新開発のバイアス制御によってプログラム性能を7％向上させた。しきい電圧をトラッキングすることによってプログラムを一時的に停止する機能を載せている。

　Samsung Electronicsは、記憶容量が1Tビットと大きな3D NANDフラッシュメモリを開発した（講演番号20.3）。4ビット/セルの高密度な多値記憶（QLC）技術を採用することによって記憶容量を拡大している。ワード線の積層数は64層。記憶密度は1mm²当たりで5.63Gビットと高い。プログラムのスループットは12Mバイト/秒。

　Samsung Electronicsはまた、遅延時間が15マイクロ秒と短いSSD（Solid State Drive）に向けたNANDフラッシュメモリ制御回路を報告する（講演番号20.2）。読み出し時間が3マイクロ秒と短い3D NANDフラッシュメモリを使う。これは同社が「Z-NAND」と呼ぶ3D NANDフラッシュ技術（SLC記憶の高速3D NANDフラッシュ技術）を採用したメモリだとみられる。制御回路は、スプリット方式のダイレクトメモリアクセス（DMA）に対応することでメモリアクセスを高速化した。

2月14日（水曜日）午前の注目講演（その4）。セッション20（フラッシュメモリ）から（クリックで拡大）

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧