インドの新興企業、RISC-VベースのCPUコアを開発へ：Armへの対抗品となる？

[Rick Merritt，EE Times]

　インドの新興企業であるInCore Semiconductorsは、オープンソースの命令セットアーキテクチャ（ISA）である「RISC-V」ベースのプロセッサコアとディープラーニングアクセラレーター、SoC（System on Chip）設計ツールの設計とライセンス供与に関する意欲的な計画を発表した。同社は、2018年末までに最初のコアを提供する計画だという。

　同社の取り組みによって、規模は小さいながら重要な要素がRISC-Vエコシステムに加わることになる。つまり、InCore Semiconductorsの製品は、Armやその他の従来サプライヤーの製品に代わるものとして、世界的な関心を集めているのだ。

　InCore Semiconductorsは、IIT-Madras（インド工科大学マドラス校）の「SHAKTI」プロセッサ研究チームからスピンアウトした企業で、ドイツのRobert Bosch AI（人工知能）センターで実施されている機械学習（マシンラーニング）の研究を活用している。InCore SemiconductorsのCEO（最高経営責任者）とIIT-Madrasの主任科学者を兼任するG. S. Madhusudan氏によると、同社はこれまでのところ、SHAKTIコアの商用サポートの提供による収益で資金を調達しているという。

　InCore Semiconductorsは、超低消費電力のIoT（モノのインターネット）やデスクトップPCなどのエッジシステムを対象としたインオーダーのコアファミリーを2種類開発している。

ローエンドの「Eクラス」とハイエンドの「Cクラス」を用意

　ローエンドの「Eクラス」コアは、3段パイプラインを使用し、RISC-V ISAのサブセットに対応した32ビットバージョンと64ビットバージョンを提供する。Armの「Cortex-M」クラスを狙ったもので、動作周波数は200MHz以下、FreeRTOSポートを備える。

　ハイエンドの64ビット「Cクラス」コアは、5段パイプラインを使用し、フルセットのRISC-V ISAと仮想化に対応している。800MHzまでの動作周波数に対応しているが、最大2GHzにカスタマイズして、1サイクルあたり2つの命令を発行することができる。

　Cクラスコアは、Linuxのセキュリティレベル「レベル4」に対応し、Armの「Cortex-A35」コアと「Cortex-A55」コアを意識したものとなっている。InCore Semiconductorsは、車載市場などに向けて耐障害性（フォールトトレランスト）機能を備えたCクラスコアの拡張セットのリリースも計画しているという。

　EクラスコアとCクラスコアの両バージョンは、2018年末までにリリースする計画だとしている。スーパースカラーとデュアル発行の機能は、2019年4月までに利用可能になる見通しだという。

　InCore Semiconductorsは、組み込みシステムのディープラーニングを加速させるために、2018年末までに同社のコアと統合するブロックを提供するとしている。これらのブロックは、機械学習向けアクセラレーターコアで、同社は「Axon」シリーズと名付けている。

　1つのブロックは、データフローアーキテクチャを使用し、「Caffe」や「TensorFlow」などのディープラーニングフレームワークに対応した基本的なシストリックアレイを提供する。もう1つのブロックは、特殊なアドレステーブルとレジスタファイルを使用して、疎データセットの冗長操作をスキップできるようにするキャッシュを最適化する。

AIアクセラレーターコアの一例 出典：InCore Semiconductors（クリックで拡大）

　Madhusudan氏は、EE Timesとのメールのやりとりの中で、「われわれの製品は、どの工場でもテープアウトできる。7nmプロセスを適用することさえ可能だ」と述べている。「当社としては、IoTやサブギガヘルツクラスのデバイス向けには、Intelの22nmプロセスが適していると考えている」（同氏）

【翻訳：滝本麻貴、編集：EE Times Japan】

原文へのリンク