東京大学とTSMCがアライアンス締結：TSMCが東大にシャトルサービスなどを提供（2/2 ページ）

[竹本達哉，EE Times Japan]

ゲートウェイ機能と共同技術研究で協業

　締結したアライアンスは「デザインを機能的なチップに変換するゲートウェイの役割を担う」（両者）と説明する。具体的には、日本国内の半導体ユーザー企業、半導体デバイスメーカー、半導体製造装置／材料メーカーのアイデアやニーズを、東京大学d.labに集約。そうしたニーズやTSMCのロードマップを互いに共有しながら「最先端プロセスを活用するためのハードルを下げ、（日本の産業界が求める）領域特化型チップ、用途特化型チップなどをTSMCで即座に試作するようにする」（東京大学副学長藤井輝夫氏）。TSMCは「シャトル試作サービスを東京大学に提供し、d.labのチップ試作を先進プロセスで行う」としている。

「d.lab」が果たすゲートウェイ機能のイメージ （クリックで拡大） 出典：東京大学

　d.labセンター長を務める黒田忠広氏は「エネルギー効率を高める必要があり、そのためには領域に特化したデバイスの開発が必要になる。だが、領域特化デバイスの開発には、汎用デバイスのような大きなリソースはかけることができない。そこで、d.labでは、消費電力を10分の1のデバイスを、10分の1の開発リソースで実現することが目標」と語った。

　またアライアンスでは、こうした日本産業界とTSMCの最先端プロセス製造をつなぐゲートウェイ機能以外にも、先進半導体技術の共同研究を実施する方針。「次世代の半導体デバイスビジョンと予測されうる諸課題を共有し、今後共同研究として取り上げるべき研究分野について議論していく。年1〜2回程度の定期的な設計技術を含めた分野横断型のシンポジウムを開催する」とした。

定期的にシンポジウムなどを開催し、先進半導体関連技術の共同研究を進めていく （クリックで拡大） 出典：東京大学

　TSMCでR＆Dコーポレートリサーチ担当バイスプレジデントを務めるH.-S.Phillip Wong氏は、「TSMCは引き続き、トランジスタの微細化を進めていく。2020年には5nm技術の量産をスタートし、その後3nmへと進めていく。こうした平面での微細化、高密度化に加え、3次元構造技術を用いてシステムとしての高密度化も達成していきたい。将来に向けた技術開発には、材料、物理、化学などのさまざまなノウハウが必要で、こうした知識を持つ東大とのアライアンスに期待をしている」と述べた。