56GbpsのPAM4信号に対応するトランシーバー開発：試作チップの動作実証にも成功

キオクシアは、56Gビット/秒のPAM4信号を送受信できる「トランシーバー」を開発し、その動作実証に成功した。今回の成果を活用し、消費電力が40W以下で容量5Tバイト以上、帯域64Gバイト/秒以上というメモリモジュールの開発を目指す。

[馬本隆綱，EE Times Japan]

消費電力40W以下、容量5Tバイト以上のメモリモジュール実現へ

　キオクシアは2022年10月、56Gビット/秒（bps）のPAM4信号を送受信できる「トランシーバー」を開発し、その動作実証に成功したと発表した。今回の成果を活用し、消費電力が40W以下で容量5Tバイト以上、帯域64Gバイト/秒以上というメモリモジュールの開発を目指す。

　データセンターなどでは、データ通信の伝送容量を拡張するため、従来のNRZ方式に代えて、PAM4と呼ばれる伝送方式が採用されてきた。ところが、変調レートと同じ速度のクロックを用いるクロックデータリカバリー（CDR）でPAM4信号を受信すると、トランシーバーがクロック信号を正しく抽出することができず、受信性能が大きく劣化するという課題があった。

ロック位置の違いによるデータ受信の成否 出所：NEDO、キオクシア

16nm-FinFETプロセスで試作したトランシーバーのチップ写真 出所：NEDO、キオクシア

　キオクシアはこれまで、新エネルギー・産業技術総合開発機構（NEDO）が進める「ポスト5G（第5世代移動通信）情報通信システム基盤強化研究開発事業」において、広帯域大容量フラッシュメモリモジュールの研究開発に取り組んできた。この中で、コンパレーターをNRZモードで動作させてクロック信号を正しく抽出した後、PAM4モードに移行することで、56Gビット/秒のPAM4信号を送受信できるトランシーバーの開発を行った。

　具体的には、コンパレーターをNRZモードで動作させるときは、受信機のイコライザーや可変利得増幅器、コンパレーターのパラメーターを最適化し、クロック信号を正しい位置でロックさせる。コンパレーターをPAM4モードに切り替えた後も、イコライザーやコンパレーターのパラメーターを適切に制御し、最適な位置にクロック信号をロックさせるという。

　16nm-FinFETプロセスを用いて試作したトランシーバーの性能評価も行った。トランシーバーの送信機で生成した56GbpsのPAM4信号を一度チップ外部に取り出し、ケーブルを用いてチップ内の受信機にループバックし、56Gbpsでの動作を確認した。

誤ロックを回避するためのシーケンス 出所：NEDO、キオクシア

誤ロック回避技術の有効性を示す実験結果 出所：NEDO、キオクシア

　キオクシアは今後、開発中のメモリデイジーチェーン技術に今回の成果を活用し、広帯域の大容量フラッシュメモリモジュールを開発していく計画である。