半導体設計をサポートするLLMを開発したNVIDIA：社内向けツールとして（2/2 ページ）

[Sally Ward-Foxton，EE Times]

バグレポートの要約や、スクリプトの記述も

　ChipNeMoは、すでに文書化されているバグの要約もできる。一般的なバグドキュメントはあらゆる情報を網羅する必要があり、設計者はそれがどんなバグであるかを理解するためだけに、長いドキュメントを読まなければならない。

　Dally氏は、「バグの要約はおそらく、生産性を高める上で最も手軽な成果だ。バグが報告されると、そのバグに関するあらゆる情報がバグシステムに入力される。このツールは、バグを簡潔な文章に要約し、誰が修正すべきかを指摘できる」と説明している。

　ChipNeMoは、EDAツールに使用される業界標準のスクリプト言語であるTCLで短いスクリプト（Dally氏によると、通常約20行のコード）を書くこともできる。スクリプトの記述は、CADツールと連動する一般的な方法で行われる。

　EDAツールベンダーは、将来的に、この技術を半導体設計のより高レベルの抽象化に利用できるだろうか。Dally氏は、「トレーニングデータにアクセスできれば可能だ」と述べる。

　「EDAツールベンダーは、LLMをツールによりアプローチしやすいヒューマンインタフェースにすることに強い関心を持っていると想像できる。多くのツールのスクリプトを書くのは熟練の技だ。人間の言葉で『ツールでこれを実現したい』と書くと、それを実行するスクリプトが生成されれば、設計者はそのスクリプトセットを微調整して、より簡単にツールを使えるようになるだろう」と同氏は述べている。

　ChipNeMoはNVIDIA社内のみで使用し、商用化の予定はないが、「他の半導体企業も、自社の内部データでLLMをトレーニングすることはできるのではないか」とDally氏は述べている。

NVIDIAに特化

　「ChipNeMoは、NVIDIAの手法に特化したものだ。例えばわれわれはスクリプトを書く独特のスタイルを持っている。ChipNeMoが学習したスクリプトは全てNVIDIAのスクリプトだ。GPU設計をトレーニングしたことで一般的な半導体設計の概念を多く学習しているだろう。それはあらゆるタイプのデジタルチップ設計に広く適用できるだろうが、NVIDIAが長年培ってきた特殊なスタイルになるだろう」（Dally氏）

　この技術は現在まだ研究プロジェクトの段階だが、NVIDIA社内でテストされ、同社の今後の製品を設計するチームメンバーからフィードバックを集めているという。Dally氏は、「ChipNeMoはおそらく将来、半導体設計プロセス全体でより多くのユースケースに適用されるだろう」と語っている。

「ChipNeMoは、半導体設計の多くの段階に適応が可能だ。初期段階では、ロジックシミュレーションやテストベンチを実行するスクリプトを書くことができるし、後工程でマクロ配置を行うスクリプトや、最終段階でタイミング検証やルールチェックも可能となる」（Dally氏）

　Dally氏は、「半導体設計における制約は人的資源だ。当社は、設計者に『スーパーパワー』を与え、優れた半導体を少しでも多く設計できるようにしたいと考えている。その『スーパーパワー』は、設計プロセスの全ての工程に適用される必要がある」と語った。

【翻訳：滝本麻貴、編集：EE Times Japan】

原文へのリンク