TSMCの「A16」は先端プロセス競争を変えるのか：専門家は「Intelとの比較は困難」（1/2 ページ）

業界のアナリストたちによれば、TSMCが2024年4月に発表した1.6nm世代の最新プロセス「A16」は、半導体製造プロセスにおける競争を変えるかもしれないという。

[Alan Patterson，EE Times]

ナノシートトランジスタを採用

　TSMCは、最新の半導体製造プロセス「A16」を発表し、技術リーダーシップをめぐるゲームの流れに変化をもたらした。アナリストによれば、Intelの「18A」ノードを大きく超える可能性があるという。アナリストたちは米EE Timesの取材に対し、「プロセス技術の戦いにおいてどちらが勝利を獲得するのかは不透明だ」と述べている。

　世界最大手の半導体ファウンドリーであるTSMCは2024年4月に、1.6nm世代のA16を適用したチップを2026年に投入予定であることを発表した。このプロセスは、先進パッケージングや3D（3次元） IC技術を採用し、TSMCの最大手顧客であるNVIIDIAやAMDなどによるAI（人工知能）チップのイノベーションを後押しすると期待されている。

　A16は、TSMCの「Super Power Rail（SPR）」アーキテクチャとナノシートトランジスタを初めて組み合わせる。同社によるとA16は、裏面電源供給技術を採用し、フロントサイドの配線リソースを信号に割り当てることでロジック密度と性能を向上させる。複雑な信号経路と高密度な電力供給ネットワークを備えたHPC（高性能コンピューティング）製品向けに適しているという。またA16ノードは、TSMCの2nm世代のプロセスと比較して、8〜10％の速度向上と、同じ速度での15〜20％の省電力化を実現し、データセンター製品ではチップ密度が最大1.1倍向上するとしている。

　TIRIAS Researchの主席アナリストであるJim McGregor氏によると、IntelとTSMCは、パッケージング技術と裏面電源供給技術において優位性獲得を狙っており、両社それぞれに強みがあるとする。

高NA EUV採用に積極的なIntelと消極的なTSMC

　McGregor氏はEE Timesのインタビューに応じ、「TSMCとIntelのプロセス技術は、まったく別物であるため比較しようがない。Intelは常に高密度化に積極的で、EUV（極端紫外線）リソグラフィへの移行まではIntelが最初に新技術を導入する場合が多かった。このため、元の状態に戻ったように見え、Intelが優位に立つことになる。それぞれのプロセスで同じ製品を製造しない限り、両社を比較することは難しい」と述べている。

　Intelは、ASMLの高NA（開口数）EUV（極端紫外線）装置を「世界で初めて」（Intel）導入し、「18A」ノード以降の次世代チップを製造した。TSMCは今までのところ、高NA EUV装置を製造ロードマップに取り入れないことを決定している。両社は、一方が間違っていることに賭けているのだ。

　SemiAnalysisのチーフアナリストであるDylan Patel氏はEE Timesの取材に対し、「TSMCが高NA EUVを導入しないのは、一般的なEUVでマルチパターニングを行う方がコスト効率が高いからだ」と述べる。

　McGregor氏は、「TSMCは、16Aで裏面電源供給を採用する予定であるため、この点ではIntelと肩を並べるはずだ。しかしIntelは、ガラス基板など他のパッケージング関連のイノベーションではかなり先行している。パッケージングに関しては、Intelが引き続き技術的な境界線を押し広げ、業界リーダーであることは明らかだ」と述べる。