アナログICを薄膜化して3次元積層、レガシープロセスで：日清紡マイクロデバイスとOKIが共同開発（2/3 ページ）

[村尾麻悠子，EE Times Japan]

局所的なシールドでクロストークの問題も解決

　薄膜アナログICの厚みは約5μmと極めて薄い。そのため、上下のアナログICが近接し、クロストークノイズが発生してしまう。クロストークがあると、高い電源電圧において消費電力が高くなる他、動作波形にノイズが発生する。

クロストーク発生のメカニズム［クリックで拡大］ 出所：OKI／日清紡マイクロデバイス

　日清紡マイクロデバイスは、独自の「局所シールド」技術を適用することで、このクロストークを抑えた。アルミのシールド膜を形成し、それを上層アナログICと下層アナログICの間に挟むことで静電誘導を抑え、クロストークの発生を防ぐ。ただし、全面的にシールドを施すと、今度は半導体素子とシールド間で寄生容量が増加するという問題が起こる。寄生容量を充電しないと次の動作に移れないので、回路動作が遅くなってしまう。

　そこで、全面ではなく局所的にシールドを形成することで、寄生容量を最小限に抑えつつ、クロストークの発生も抑えることに成功した。ワイヤボンディングで積層したアナログICを動作させたところ、「電力増大のない理想的な特性を得られた」（日清紡マイクロデバイス）とする。ノイズの発生もなかった。

　日清紡マイクロデバイスAT 生産技術部 専門課長 工学博士である緒方敏洋氏は、「どこに局所シールドを適用するかは、これまで当社がオペアンプの高精度化技術で培ってきたノウハウを生かしている。詳細は明かせないが、一定のルールはある」と語った。

左＝局所シールド適用のイメージ／右＝動作検証の結果［クリックで拡大］ 出所：OKI／日清紡マイクロデバイス

レガシープロセスで再配線が可能

　薄膜アナログICは極めて薄いので、一般的な半導体リソグラフィによる再配線の加工が可能になる。TSV（シリコン貫通ビア）による3次元集積のように最先端の高額な装置を使わず、レガシーのプロセスを適用できることが大きなメリットだ。

　今回、OKIは薄膜化したアナログICをガラス基板上にCFBで接合し、フォトリソグラフィによる再配線に成功した。OKIは、CFBプロセスと再配線プロセスを組み合わせた技術を「薄膜チップレット技術」とし、さまざまな半導体デバイスを集積するヘテロジニアス集積への適用を目指すと意気込む。

積層したアナログICは、フォトリソグラフィで再配線が可能［クリックで拡大］ 出所：OKI／日清紡マイクロデバイス

　なお、CFBは、複数の薄膜アナログICを90度回転させながら積層していくことも可能だ。90度ずつ回転して積層していくと、ボンディングパッドが重ならないので、ボンディングワイヤを引き出すことができる。

同じアナログICを回転させて積層することも可能。図版に「4層まで」とあるのは、ボンディングパッドが重ならずに積層できるのが4層（90度×4＝360度）まで、という意味で、技術的な制約があるからではない［クリックで拡大］ 出所：OKI／日清紡マイクロデバイス

記者説明会で展示した実証サンプル。ガラス基板にCFB技術で接合したもの、ガラス基板に接合した後に再配線を行ったもの、トランジスタの上にオペアンプICを積層したものなどを展示した［クリックで拡大］

積層したアナログICが実際に動作する様子を示したデモ。左は冒頭でも示した、2チャンネルのオペアンプICを2個積層したもの。2個のICそれぞれに、シグナルジェネレーターで生成した信号を入力し、オペアンプICで増幅した出力信号の波形を見せていた（右）。クロストークノイズが発生しておらず、きれいな波形になっている［クリックで拡大］