AI半導体の複雑化でテスト手法に新たな課題：ATE業界はどう対応するのか（1/3 ページ）

AI（人工知能）の普及が加速する中、AI用半導体はさらなる高性能化を求められている。これに伴い、変革を迫られているのがATE（自動テスト装置）分野だ。

[Jeorge Hurtarte（Teradyne），EE Times]

テスト市場にも大きな影響を与えるAI

　AI（人工知能）は、前例のない成長とイノベーションを促進している。それを支えるAI用の高性能チップは、複雑化と高精度化、先進技術の統合が進んでいる。

　この爆発的な変化によって、デジタル技術と、半導体製造が依存する自動テストシステムに対する新たな需要が生まれている。これは、新しいプロセスアーキテクチャ、異種パッケージング、ハードウェアとソフトウェアの統合の複雑さに対応した柔軟なテスト戦略が求められる包括的な転換である。

Teradyneのメモリテスト装置［クリックで拡大］ 出所：Teradyne

　今日の半導体テスト業界は、こうした多様な課題に取り組むべく、多面的なアプローチを採用している。自動テスト装置（ATE）業界は、テスト装置の進歩やAIの統合、新規格の採用、テストプロセスの最適化によって、半導体技術の急速な進化とメーカーのニーズに確実に対応しようとしている。

　半導体製造プロセスの微細化（デジタルスケーリング）は、何十年にもわたってデジタル機能とトランジスタ密度の指数関数的な成長を成功させてきた。利点の一部（主にコストと電力）は減速しているように思えるが、先進ノードは5nm以下への微細化が続いている。半導体の各世代には、テストと検証が必要な数百万以上のトランジスタが存在する。

　これと並行して、業界は複数の異なる半導体チップ（チップレット）を1パッケージに集積するヘテロジニアスインテグレーション（異種集積）にも軸足を移している。この動きによって、メーカーはCPUやGPU、AIアクセラレーターなど異なる種類のプロセッシングユニットとHBM（広帯域幅メモリ）を1つのパッケージに組み合わせて、特定のアプリケーション向けに性能を最適化しようとしている。モノリシック設計に関連する制限に対処することで、チップレットや2.5D（次元）／3Dパッケージなどの高度なパッケージング技術で、より高い性能、より優れた効率、より高い柔軟性を実現している。

　一方で、ヘテロジニアスインテグレーションはテストプロセスを複雑にする。このような統合パッケージをテストするには、高精度な戦略が必要となる。各チップレットの機能性や信頼性、性能を個別に、かつ統合システム内で確保するには、専用のプローブとインタフェースを開発する必要がある。

　AIとHPC（高性能コンピューティング）の急速な進化は、トランジスタのスケーリングとパッケージ密度の継続的な成長を示唆している。5G（第5世代移動通信）、Wi-Fi 6、Wi-Fi 7などの技術は、産業および商業オートメーションに不可欠なリアルタイムのデータ伝送を実現するとともに、より高速なデータ転送速度と広帯域幅ソリューションの必要性を促進している。

　これらの要因が相まって、ATEに対する要求と半導体テストパートナーへの依存が急速に高まっている。新しい、より微細なノード（2nm世代など）の採用が成功すると、その依存はさらに高まるだろう。